Дискретное устройство

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - повышение устойчивости к сбоям -- достигается тем, что в дискретное устройство, содержащее комбинационный блок, блок памяти и восстанавливающий орган, введены коммутатор, элемент ИЛИ, элемент задержки , элемент 14, инвертор, тактовый генератор, обеспечивающие исключение возможности накопления сбоев в процессе работы устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

s G 06 F 11/08

ГОСУДАРСТВЕННОЕ ПАТЕНТНОЕ

BEÄO ACTBO СССР (ГОСПАТЕНТ СССР) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4223244/63 . (22) 06.04,87 (46) 07.01.93. Бюл, N 1 (71) Московский институт электромеханики и автоматики (72) B.Ý.Ïåòðîâ и А.В,Батов (56) 1. Г.И.Пухальский. Логическое проектирование цифровых устройств радиотехнических систем, Л., 1976, с, 74, рис, 3.2.1.

2, Там >ке, с. 148, рис. 4.2.1.

3, Хетагуров Я.А. и Руднев Ю,П, Повышение надежности цифровых устройств методами избыточного кодирования. M,:

Энергия, 1974, рис, 7.106. (54) ДИСКРЕТНОЕ УСТРОЙСТВО

Изобретение относится к области автоматики и вычислительной техники и мо>кет быть использовано при реализации технических средств э этих областях, Известны дискретные асинхронные устройства, содержащие блок элементов па- мяти и комбинационные цепи, реализующие функции выходов и переключейий (1), Недостатком этих устройств является отсутствие четкои синхронизации срабатывания элементов, что в свою очередь повышает вероятность возникновения риска сбоя, для устранения которого требуется сложное распределение и учет задержек в критических точках асинхронных схем, Известны синхронные дискретные устройства, в которых исключение риска сбоя за счет неравенства задержки распространения сигналов в логических цепях обеспечивается синхронизирующими сигналами (2). Недостатком этих устройств является то, „„БЫ „„1786487 А1

2 (57) Изобретение относится к автоматике и вычислительной технике, Цель изобретения — повышение устойчивости к сбоям — достигается тем, что в дискретное устройство, содержащее комбинационный блок, блок памяти и восстанавливающий орган, введены коммутатор, элемент ИЛИ, элемент задержки, элемент И, инвертор, тактовый генератор, обеспечивающие исключение возможности накопления сбоев в процессе работы устройства, 1 ил. что сбои в блоке памя ги полностью нарушают алгоритмы функционирования.

Известно избыточно-кодированное синхронное дискретное устройство, содержащее комбинационный блок. блок памяти и восстанавливающий орган, которое поЪ зволяет скорректировать часть сбоев (3).

По своей технической сущности и дости- 4 гаемому положительному эффекту это уст- 00 ройство является наиболее близким к О изобретению. Недостатком известного уст- ф ройства является то, что в его блоке памяти ()О могут накапливаться сбои в интервалах между синхронизирующими сигналами.

Это, в свою очередь, нарушает процесс восстановления информации BoccTBHBBJIHBBIQ щим орган6м и снижает устойчивость к сбоям, Целью изобретения является повышение устойчивости к сбоям. Поставленная цель достигается тем что в дискретное угтройство, содержащее комбинацvloHHtII> блок, блок памяти и в >сстанавливающий ор1786487

10 ган, вход которого связан с выходом блока памяти, а выход — с одним из входов комбинациойного блока, другой вход которого является информационным входом устройства, а один из выходов — информационным выходом устройства, снабженного также тактовым входом, введены коммутатор,.:элемент ИЛИ, элемент задержки, элемент И, инвертор и тактовый генератор, выход которого подключен к одному из вхо-. дов элемента И, другой вход которого через инвертор связан с тактовым входом устройства, а выход — с одним из входов элемента

ИЛИ, другой вход которого через элемент задержки подсоединен к тактовому входу устройства, а выход — к синхронизирующему входу блока памяти, вход начальной установки которого является входом начальной установки устройства, а информационный вход соединен с выходом коммутатора, первый и второй информационные входы которого подключены, соответственно ко второму выходу комбинационного блока и к выходу восстанавливающего органа, а управляющий вход коммутатора соединен с тактовым входом устройства, На чертеже представлена блок-схема дискретного устройства.

Устройство содержит комбинационный блок 1, блок 2 памяти, восстанавливающий орган 3, коммутатор 4, тактовый генератор

5, элемент ИЛИ 6, элемент 7 задержки, инвертор 8, элемент И 9, вход 10, выход 11, тактовый вход 12 и установочный вход 13.

Вход 10 и выход 11 соединены соответственно с первым входом и выходом комбинационного блока 1. Выход блока 2 памяти через восстанавливающий орган 3 связан со вторым входом комбинационного блока

1 и первым входом коммутатора 4, выход которого соединен с информационным входом блока 2 памяти. Второй выход комбинационного блока 1 соединен со вторым входом коммутатора 4. Вход 13 соединен с установочным входом блока 2 памяти. Тактовый вход 12 через элемент 7 задержки связан с первым входом элемента ИЛИ 6 и через инвертор 8- с первым входом элемента И 9, выход которого соединен со вторым входом элемента ИЛИ 6, выход которого соединен с синхронизирующим входом блока 2 памяти, Управляющий вход коммутатора 4 соединен с входом 12. Выход тактового генератора 5 соединен со вторым входом элемента И 9.

Перед началом работы устройство прйводится в исходное состояние сигналом по входу 13.

I !

При поступлении тактовых сигналов а вход 12 устройство производит преобразование входной информации в выходную. Результатом преобразования является код на выходе 11. При этом в режиме переключения передний фронт тактового сигнала сначала переключает коммутатор 4 в режим пропускания сигналов с выхода блока 1, а затем, через время, необходимое для установления переходных процессов, на син ронизирующий вход блока 2, который производит запоминание входной инфоЬмации. B статическом режиме коммутатор 4 пропускает информацию с выхода восста15 навливающего органа 3. При этом последЬвательность импульсов с генератора 5 поступает на синхронизирующий вход бло-! ка 2, осуществляя в нем непрерывное подтверждение информации

20 Ввиду того, что восстановленное оргвном 3 состояние непрерывно вводится в блок 2, производится активное многокрагное исправление сбоев в течение периода тактовой частоты. Для надежной работы ус25 тройства требуется обеспечить fr /fT 2, где fT. fr тактовая частота и частота тактЬ- вого генератора 5. Блок 2 памяти является регистром с шиной начальной установки и шиной синхронизации. Разрядность регист30 ра соответствует длине йзбыточного кода, который используется в данном дискретнс м устройстве. Восстанавливающий орган 3 является схемой комбинационного типа, котЬрая осуществляет преобразованИе

35 избыточного кода с блока 2 памяти,.содержащего ошибки, в исправленный код. Например, если избыточный код является кодом с повторением, то восстанавливающий орган осуществляет покомпонентное

40 голосование входной информации, Коммутатор 4 представляет собой набор уйравляемых ячеек, выполняющ х функцию F = АВ+ АВ*, где А — управляющ и вход; B,В* — соответствующие информац45 онные входы. ,Комбинационный блок 1 реализует лргические функции выходов и переходов уст- ройства и может быть выделен в любкой конкретной реализации дискретного уст50 ройства.

Сравнивая работу данного устройства с известным, можно отметить, что устойчвость к сбоям данного устройства выше виду того, что оно исключает возможнос ь

55 накопления сбоев в процессе работы.

Устройство может быть эффективно иЬ пользовано при построении цифровых ситем, работавших в условиях повышенн х помех. Особенно это относится к устройс;вам с большой скважностью синхрониэиру1786487

Составитель Н. Васильев

Редактор С. Кулакова Техред М.Моргентал Корректор M. Андрушенко

Заказ 248 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 ющих сигналов, например, таких, как счетчики низкочастотных импульсов.

Формула изобретения

Дискретное устройство, содержащее комбинационный блок, блок памяти и вос - 5 станавливающий орган, вход которого связан с выходом блока памяти, а выход — с . одним из входов комбинационного блока, другой вход которого является информационным входом устройства, а один из выхо- 10 дов — информационным выходом устройства, снабженного также тактовым входом. о т л и ч а ю щ е е с я тем, что, с целью повышения устойчивости к сбоям, в него введены коммутатор, элемент ИЛИ, 15 элемент задержки, элемент И, инвертор и тактовый генератор, выход которого подключен к одному из входов элемента И, другой вход которого через инвертор связан . с тактовым входом устройства, а выход — с одним из входов элемента ИЛИ, другой вход которого через элемент задержки подсоединен к тактовому входу устройства, а выход— к синхронизирующему входу блока памяти, вход начальной установки которого является входом начальной установки устройства, а информационный вход соединен с выходом коммутатора, первый и второй информационные входы которого подключены соответственно к второму выходу комбинационного блока и выходу восстанавливающего органа, а управляющий вход коммутатора соединен с тактовым входом устройства.