Устройство для деления с контролем

 

Изобретение относится к области вычислительной техниЫ и может быть использовано при разраббТке быстродействующих арифметических устройств с контролем по четности. Целью изобретения является повышение достоверности работы устройства. Устройство содержит группу п-разрядных сумматоров 1i-1n, блоки свертки по модулю два 2-7, блоки сравнения 8-9, входы 10, 11 делимого и делителя, шину 12 единичного потенциала, входы 13, 14 контрольных разрядов делимого и делителя, выходы 15, 16 частного и контрольного разряда частного , выходы 17, 18 остатка и контрольного разряда остатка, выход 19 неисправности. Устройство обнаруживает все одиночные ошибки, вызываемые одиночной ошибкой в делимом на входе устройства, а также обнаруживает , одиночные ошибки в делителе. 5 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

is )s G 06 F 7/52, 11/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4735094/24 (22) 07.09.89 (46) 30.10.92. Бюл. М 40 (75) Г.П.Лопато и А.А.Шостак (56) Авторское свидетельство СССР

М 1322264, кл, G 06 F 7/52, 1985г.

Авторское свидетельство СССР .

hb 166707/ (заявка N. 4669282/24 от

30.03.89, по которой принято поло>кительное решение 27.02.90г.), кл. G 06 F 7/52, G

06 F 11/00, 1989г. (прототип). (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ С КОНТРОЛЕМ (57) Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействующих

„„« 4 „„1772802 А1 арифметических устройств с контролем по четности. Целью изобретения является повышение достоверности работы устройства.

Устройство содержит группу и-разрядных сумматоров 11-1n,: блоки свертки по модулю два 2-7, блоки сравнения 8-9, входы 10, 11 делимого и делителя, шину 12 единичного потенциала. входы 13, 14 контрольных разрядов делимого и делителя, выходы 15, 16 частного и контрольного разряда частного, выходы 17, 18 остатка и контрольного разряда остатка, выход 19 неисправности.

Устройство обнаруживает все одиночные ошибки, вызываемые одиночной ошибкой в делимом на входе устройства, а также обнаруживает одиночные ошибки в делителе. 5 ил.

1772802

Изобретение относится к области вычислительной техники и может быть использовано при разработке быстродействующих арифметических устройств с контролем по четности.

Целью изобретения является повышение достоверности работы устройства.

На фиг.1 приведена функциональная схема устройства; на фиг.2 приведена схема объединения пяти пятиразоядных сумматоров; на фиг,3 приведена функциональная схема арифметического узла сумматора; на фиг.4 приведен пример исполнения одноразрядного сумматора арифметического узла; на фиг.5 приведены два примера деления чисел в устройстве, .

Устройство, изображенное на фиг,1, содержит и-разрядные сумматоры 11 — 1п (n— нечетное число), блоки 2 — 7 свертки по модулю два, блоки 8 — 9 сравнения, входы 10, 11 делимого и делителя устройства cooTBBTGTвенно, шину 12 единичного потенциала устройства, входы 13, 14 контрольных разрядов делимого и делителя устройства соответственно, выходы 15, 16 частного и контрольного разряда частного устройства соответственно, выходы 17, 18 остатка и контрольного разряда оста1ка устройства соответственно, выход I9 неисправ.юсти устройства, младшие разряды 20 и старший разряд 21 выхода результата сумматоров 1, выходы 22 ьнутренних переносов суммато-. ров 1, выход 23 внешнего переноса сумматора 1п.

Сумматоры 11 — 1 изображенные на фиг.2, содержат группу арифметических узлов 24 и арифметический узел 25

Арифметический узел 24 группы, изображенный на фиг,3 содержит узел 26 сложения по модул о два и одноразрядный сумматор 27.

Одноразрядный сумматор 27, изображенный на фиг,4, содержит элементы И 2831, элементы ИЛИ 32-34, элемент НЕ 35, узел 36 сложения по модул:о два, Устройство работает следующим образом.

После подачи на входы 101, 10 устройства делимого и на вход 11 делителя в нем начинается вычислительный процесс определения частного и ocTc TKG по способу беэ восстановления ocTGTKQB, После 3388pNe= ния в устройстве вычислительного процесса на его выходах 15 и 17 образуются частное и остаток соответственно. Одновременно с выполнением в устройстве деления чисел на выходах 221-22п сумматоров 11-1п образуются внутренние переносы, которые поступают На вход третьего блока 2 свертки по модулю два, на кот-рый подаются также

50 значения контрольных разрядов делимого с входа 13 и делителя с входа 14 устройства.

На выходе блока 2 формируется значение и

Р +Ру+ > Рск к =1 которое затем сравнивается на блоке 8 со значением Рск, полученным на выходе блока

3 свертки по модулю два. В случае несовпадения этих значений на выходе 19 устройства вырабатывается сигнал ошибки.

Если сумматоры 1> — 1п построены на одноразрядных двоичных сумматорах с функциональной зависимостью суммы от переноса (фиг,4), то в предлагаемом устройстве аппаратурой контроля по четности будут обнару>киваться все ошибки на выходах

15, 17 устройства, вызываемые его одиночной неисправностью, Обеспечивается также обнару>кение всех ошибок, на выходавх

15, 17 устройства вызываемых одиночной ошибкой в делимом на входе 10 устройства.

Для обнаружения одиночных ошибок в делителе. которые могут привести к необнаруженному классу ошибок в работе устройства, предусмотрен контроль по четности поступления делителя на вход 11 с помощью блока 7 и блока 9.

На фиг.5 приведены два числовых примера, подтвер>кдающие правильность функционирования предлагаемого устройства для деления числа. Примеры рассмотрены применительно к итеративной сети, изображенной на фиг,2 в предположении, что делимое Х = 0,10111101 делитель У=0,1001. 8 случае правильного деления на выходе 15 формируется частное 7 = 1,0101, на выходе

17 устройства — сдвинутый на четыре разряда влево остаток В =- О,ОООО.

На фиг,ба поясняется деление чисел в исправном устройстве; на фиг,56 — в неисправном. Предполагается, что неисправность устройства обусловлена наличием константного нуля на выходе суммы сумматора 27 (фиг.4) арифметического узла 24, за- . штрихованной на фиг.2. Точка на фиг,5 указывает образование переноса, значение которого равно единице и который учитывается при проверке контрольного соотношения

PR"= Рх+ Ру+ "> Рск, K =1

Формула изобретения

Устройство для деления с контролем, содержащее пп-разрядных сумматоров (инечетное число), два блока сравнения и четыре блока свертки по модулю два, причем первый информационный вход первого сумматора подключен к старшим разрядам вхо1772802 да делимого устройства. первый разряд первого информационного входа каждого

1-го сумматора соединен с (i — 1)-м разрядом входа делимого устройства, каждый i-й разряд первого информационного входа каждого 1-го сумматора соединен с (i-1)-м разрядом выхода результата (i — 1)-го сумматора (2 а i < и), вторые информационные входы всех сумматоров и вход первого блока свертки по модулю два подключены к входу делителя устройства, вход признака инвертирования каждого i-го сумматора соединен со старшим разрядом выхода результата (i — 1)-ro сумматора, старшие разряды выхода результата всех сумматоров, кроме n-ro, и выход внешнего переноса п-го сумматора образуют выход частного устройства, вход признака инвертирования первого сумматора подключен к шине единичного потенциала устройства, выход результата п-го сумматора является выходом остатка устройства и соединен с входом второго блока свертки по модулю два, выходы внутренних переносов всех сумматоров соединены с первым информационным входом третьего блока свертки по модулю два, второй информационный вход которого подключен к входу контрольного разряда делимого устройства, старшие разряды выхода результата всех (i — 1)-х сумматоров соединены с входом четвертого блока свертки по модулю два выход третьего блока свертки по модулю два соединен с первым информационным входом первого блока сравнения, выход первого блока свертки по модулю два соединен с первым информаци5 онным входом второго блока сравнения, второй информационный вход которого подключен к входу контрольного разряда делителя устройства, выходы первого и второго блоков сравнения образуют выход не10 исправности устройства, выход второго блока свертки по модулю два является выходом контрольного разряда остатка устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности работы устрой15 ства, в него введены пятый и шестой блоки свертки по модулю два, причем выход четвертого блока свертки по модулю два и выход внешнего переноса и-го сумматора соединены с соответствующими информа20 ционными входами пятого блока свертки по модулю два, выход которого является выходом контрольного разряда частного устройства, информационные входы шесгого блока свертки по модулю два подключены к

25 выходам второго и четвертого блоков свертки по модулю два, выход шестого блока свертки по модулю два соединен с вторым информационным входом первого блока сравнения, третий информационный вход

30 третьего блока свертки по модулю два подключен к входу контрольного разряда делителя устройства.

1772802

1772002 O О У

-0 ( О "0 ер л

lg Qg г б О

i7

Составитель В.Гречнев

Техред M.Ìîðãåíòàë Корректор M Максимишинец

Редактор

Заказ 3046 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул.Гагарина, 101

1 0 У

0 / /

0 / /

+ D (О с

Р

О / О

1