Устройство для вывода информации

Авторы патента:

G06F13/24 - с использованием прерывания (G06F 13/32 имеет преимущество)

Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления технологическими процессами для вывода информации из систем обработки данных в каналы связи. Цель изобретения - расширение области применения за счет обеспечения вывода информации в канал связи в последовательном коде. Устройство содержит первый и второй счетчики, генератор импульсов, третий счетчик, блок сравнения, блок памяти и коммутатор. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)з G 06 F 13/24

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

1 ! о с,)

,Сд

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4696509/24 (22) 11.04.89 (46) 15.09.92. Бюл. N 34 (71) Научно-производственное объединение

"Кибернетика" (72) И. В,Догадкин (56) Авторское свидетельство СССР

N 962896, кл. G 06 F 13/24, 1980.

Авторское свидетельство СССР

N 1325565, кл. G 11 С 19/00, 1985, (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРМАЦИИ

Цель изобретения вЂ” расширение области применения устройства за счет обеспечения вывода информации в канал связи в последовательном коде.

На фиг,1 приведена функциональная схема устройства для вывода информации; на фиг,2 вЂ” временные диаграммы, поясняющие его работу.

Устройство для вывода информации содержит первый 1, второй 2 и третий 3 счетчики. генератор импульсов 4, блок сравнения 5, блок памяти 6 и коммутатор 7, группу информационных входов 8 устройства, вход 9 записи устройства, информационный выход 9 устройства, выход 11 прерывания устройства.

Устройство для вывода информации работает следующим образом.

„„!Ж„„1762310 А1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управления технологическими процессами для вывода информации из систем обработки данных в каналы связи.

Цель изобретения вЂ” расширение области применения за счет обеспечения вывода информации в канал связи в последовательном коде. Устройство содержит первый и второй счетчики, генератор импульсов. третий счетчик, блок сравнения, блок памяти и коммутатор, 2 ил.

При включении устройства на входы сброса первого 1 и второго 2 счетчиков от системы обработки данных (не показано) поступает импульс и обнуляет их.

При совпадении кодов, поступивших на первую и вторую группы входов блока сравнения 5 с групп выходов разрядов первого

1 и второго 2 счетчиков соответственно, на выходе равенства блока сравнения 5 формируется высокий уровень сигнала и поступает на вход сброса третьего счетчика 3, обнуляя

его.

При наличии на группе управляющих входов коммутатора 7 нулевого кода, поступившего с группы выходов разрядов третьего счетчика 3, на информационный выход

10 устройства через коммутатор 7 поступает высокий уровень сигнала.

Информация, выводимая из системы обработки данных в канал связи, пословно записывается в блок памяти 6 следующим образом.

По переднему фронту импульса, поступившего на вход записи 9 устройства от

1762310 системы обработки данных, слово информации, поступившее на группу информационных входов 8 устройства от системы обработки данных, записывается в блок памяти 6 по адресу, код которого поступил на первую группу адресных входов блока памяти 6 с группы выходов разрядов первого счетчика 1, По заднему фронту импульса, поступившего на вход записи 9 устройства, содержимое первого счетчика 1 увеличивается на единицу.

Информация, записанная в блоке памяти 6, пословно передается в канал связи следующим образом, При несовпадении кодов, поступивших на первую и вторую группы входов блока сравнения 5, на выходе равенства блока сравнения 5 формируется низкий уровень сигнала и поступает на вход сброса третьего счетчика 3. При наличии низкого уровня сигнала на выходе равенства блока сравнения 5 с помощью третьего счетчика 3 осуществляется пересчет импульсов, поступивших на его счетный вход с выхода генератора импульсов 4.

Слово информации, записанное в блоке памяти 6 по адресу, код которого поступил на вторую группу адресных входов блока памяти 6 с группы выходов разрядов второго счетчика 2, формируется на группе выходов блока памяти 6 и поступает на группу информационных входов коммутатора 7.

В соответствии с последовательностью кодов, поступивших на группу управляющих входов коммутатора 7 с группы выходов разрядов третьего счетчика 3, стартовый (низкий уровень сигнала), информационные (сформированные на группе выходов блока памяти 6) и стоповые (высокий уровень сигнала) биты через коммутатор 7 последовательно поступают на информационный выход 10 устройства и далее в канал связи.

Модуль счета третьего счетчика 3 равен количеству разрядов в последовательном коде, передаваемом устройством в канал связи. . Позаднемуфронтуимпульса, поступившего на счетный вход второго счетчика 2 с выхода старшего разряда третьего счетчика

3, содержимое второго счетчика 2 увеличивается на единицу.

При совпадении кодов, поступивших на первую и вторую группы входов блока сравнения 5, на выходе равенства блока сравнения 5 формируется высокий уровень сигнала и поступает на вход сброса третьего счетчика 3, обнуляя его, Импульс, сформированный на выходе равенства блока сравнения 5, поступает на

5 выход прерывания 11 устройства и далее к системе обработки данных, При получении сигнала сравнения от устройства система обработки данных осуществляет запись очередной информации в

10 блок памяти 6 для передачи ее в канал связи.

На фиг.2 приведены импульсные сигналы: а вЂ” на входе записи 9 устройства;

15 б вЂ” на выходе младшего разряда первого счетчика 1; в вЂ” на выходе генератора импульсов 4;

r вЂ” на выходе младшего разряда третьего счетчика 3;

20 д вЂ” на выходе старшего разряда третьего счетчика 3; е вЂ” на выходе младшего разряда второго счетчика 2; ж вЂ” на выходе равенства блока сравне25 ния 5; з вЂ” на выходе коммутатора 7, Формула изобретения

Устройство для вывода информации, содержащее блок памяти, блок сравнения и

30 два счетчика, информационные входы блока памяти являются информационными входами устройства, выходы первого счетчика соединены с адресными входам первой группы блока памяти и входами первой

35 группы блока сравнения, выходы второго счетчика соединены с входами второй группы блока сравнения, выход равенства которого является выходом прерывания устройства, о т л и ч а ю щ е е с я тем, что, с

40 целью расширения области применения за счет обеспечения вывода информации в канал связи в последовательном коде, в него введены третий счетчик, коммутатор и генератор импульсов, выход которого соединен

45 со счетным входом третьего счетчика, выходы младших разрядов которого соединены с управляющими входами коммутатора, а выход старшего разряда вЂ” со счетным входом второго счетчика, адресные входы вто50 рой группы блока памяти соединены с выходами второго счетчика, выход равенства блока сравнения вЂ” с входом сброса третьего счетчика, вход записи блока памяти и счетный вход первого счетчика являются

55 входом записи устройства, выходы блока памяти соединены с информационными входами коммутатора, выход которого является информационным выходом устройства.

1762310

1 )

I ..1! . . 1, I I I I

Г ) ) 1(1l! l 1 balll i

I ) у»

Редактор А.Климова

Заказ 3260 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101!,|

I J I I I I I I

11Г1П

Составитель А.Трунов

Техред М.Моргентал Корректор С.Лисина

Изобретение относится к вычислительной технике и может быть использовано в отказоустойчивых многомашинных вычислительных системах, комплексах и сетях

Компьютерная система с преобразованием режима компьютерных команд // 1637672

Изобретение относится к компьютерным системам с контроллерами прерываний

Устройство для сопряжения группы процессоров с группой внешних устройств // 1599865

Изобретение относится к вычислительной технике и может быть использовано в многопроцессорных вычислительных системах, например, во встроенных системах управления и обработки информации

Устройство для сопряжения процессора с внешним устройством // 1550524

Изобретение относится к вычислительной технике и может быть использовано для построения систем обмена информацией

Устройство для сопряжения эвм с общей магистралью // 1532939

Изобретение относится к вычислительной технике и может быть использовано для построения многомашинных вычислительных систем

Устройство для обмена данными между процессором и периферийными устройствами // 1501078

Изобретение относится к вычислительной и измерительной технике и может быть использовано при построении вычислительных многопроцессорных систем и устройств управления контрольно-сигнальных управляющих систем

Устройство для сопряжения эвм с внешними устройствами // 1501077

Изобретение относится к вычислительной технике и может быть использовано в управляющих вычислительных комплексах и информационно-измерительных системах с применением ЭВМ с интерфейсом "Общая шина" и внешних устройств, использующих другие интерфейсы

Устройство для сопряжения эвм с общей магистралью // 1462336

Устройство для сопряжения процессора с устройствами ввода- вывода // 1456964

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах обработки и подготовки данных

Устройство для сопряжения эвм с общей магистралью // 1456963

Изобретение относится к вычислительной технике и предназначено для сопряжения нескольких ЭВМ в однородную вычислительную систему с обшей магистралью, Це:1ью изобретения является повышение быстродействия

Устройство для сопряжения периферийных устройств с эвм- персональным компьютером // 2183851

Изобретение относится к области вычислительной техники и может быть использовано при построении вычислительных комплексов на периферийных устройствах (ПУ) общей шины стандарта DEC с управлением от ЭВМ со стандартной шиной ISA, например, от персональных или промышленных компьютеров (PC)

Контроллер канала межблочного обмена // 2307389

Изобретение относится к вычислительной технике и может быть использовано для обмена данными между управляющей ЭВМ и внешними устройствами в режиме реального времени

Контроллер канала межблочного обмена // 2345407

Способ доставки прерываний в драйверы пользовательского режима // 2417413

Изобретение относится к области драйверов компьютерных аппаратных устройств, в частности к системе и способу предоставления и обработки прерываний скорее в пользовательском режиме, чем в режиме ядра

Управление скоростью, с которой обрабатываются запросы на прерывание, формируемые адаптерами // 2526287

Группа изобретений относится к вычислительной технике и может быть использована для управления обработкой запросов прерывания. Техническим результатом является обеспечение возможности управления скоростью обработки прерываний. Сущность изобретений состоит в том, что контролируются ситуации, при которых прерывания адаптера переводятся в режим ожидания. С учетом прерывания, передаваемого на операционную систему, последующие прерывания подавляются на всех центральных процессорах в конфигурации. Операционная система обрабатывает прерывание, включая проверку и обработку указателей событий, о которых уведомляется, пока операционная система не прекращает блокировку. Это позволяет операционной системе контролировать число ожидающих прерываний и число процессоров, обрабатывающих эти прерывания. 2 н. и 8 з. п. ф-лы, 41 ил.

Преобразование инициируемого сообщениями прерывания в уведомление о генерированном адаптером ввода-вывода событии // 2546561

Группа изобретений относится к компьютерной технике и может быть использована для обработки прерываний в вычислительной среде. Техническим результатом является облегчение управления запросами прерывания. Описано преобразование одного или нескольких запросов, инициируемых сообщениями прерываний, поступающих от одного или нескольких адаптеров ввода-вывода, в уведомления о генерированном адаптером ввода-вывода событии. Каждое уведомление содержит набор из одного или нескольких конкретных индикаторов в системной памяти и запрос прерывания, при этом первый из индикаторов является индикатором ожидающего ответа запроса адаптерного прерывания. Пока запрос адаптерного прерывания ожидает ответа, последующие запросы, инициируемые сообщениями прерываний, преобразуются в уведомления, но без генерирования дополнительных запросов адаптерного прерывания. 2 н. и 6 з.п. ф-лы, 34 ил.

Способ обработки ресурса, операционная система и устройство // 2639693

Изобретение относится к области обработки ресурсов. Техническим результатом является повышение общей производительности операционной системы загрузки. Способ обработки ресурса применяется к многоядерной операционной системе, причем многоядерная операционная система включает в себя операционную систему управления и множественные операционные системы загрузки, которые работают на хост-компьютере, и включает в себя пул физических ресурсов. Способ обработки ресурса включает в себя: назначение, посредством операционной системы управления на каждую операционную систему загрузки набора физических ресурсов, исключительно используемого посредством каждой операционной системы загрузки; создание отражения запуска для каждой операционной системы загрузки; установку для каждой операционной системы загрузки отношения отображения из адреса виртуальной памяти в адрес физической памяти и которое требуется для исполнения отражения запуска; определение в ядрах процессора, назначенных на первую операционную систему загрузки, ядра процессора запуска, которое запускает первую операционную систему загрузки; предписание ядру процессора запуска считывать отношение отображения из адреса виртуальной памяти в адрес физической памяти, и которое требуется для исполнения отражения запуска первой операционной системы загрузки; и предписание ядру процессора запуска исполнять отражение запуска, предварительно созданное для первой операционной системы загрузки. 4 н. и 37 з.п. ф-лы, 20 ил.

Схема, способ и устройство для пробуждения главного блока микроконтроллера // 2643474

Изобретение относится к области микроконтроллеров. Техническим результатом является пробуждение главного блока микроконтроллера (MCU). Раскрыта схема для пробуждения главного блока микроконтроллера (MCU), содержащая главный MCU, микросхему периферийного интерфейса и микросхему периферийной обработки, в которой микросхема периферийной обработки соединена с главным MCU посредством микросхемы периферийного интерфейса; линия синхронизации главного MCU соединена с сигналом ведущего генератора синхроимпульсов, а каждая из линии синхронизации микросхемы периферийной обработки и линии синхронизации микросхемы периферийного интерфейса соединена с сигналом ведомого генератора синхроимпульсов, причем сигнал ведущего генератора синхроимпульсов и сигнал ведомого генератора синхроимпульсов являются различными сигналами синхроимпульсов, таким образом, что микросхема периферийного интерфейса и микросхема периферийной обработки остаются в нормальном рабочем состоянии, когда главный MCU переходит в состояние глубокого сна; и микросхема периферийного интерфейса выполнена с возможностью контроля объема данных, передаваемых микросхемой периферийной обработки в микросхему периферийного интерфейса, и передачи сигнала пробуждения в главный MCU, если объем данных превышает порог. 4 н. и 9 з.п. ф-лы, 6 ил.