Шифратор приоритета

 

Изобретение относится к вычислительной технике. Цель изобретения - сокращение оборудования за счет использования групп последовательно соединенных элементов И и ИЛИ для передачи младших разрядов выходного кода и группы последовательно соединенных элементов НЕРАВНОЗНАЧНОСТЬ для формирования старших разрядов выходного кода. В устройстве повышается степень регулярности межсоединений. 1 ил.

союз советских

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (sl)s 6 0.6 F 9/46

ГОСУДАРСТВЕННЫЙ КОМИТЕТ пО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ, (21) 4838322/24 (22) 11.06,90 (46) 30.05,92. Бюл. М 20 (71) Московский инженерно-физический институт .(72) А.В.Согоян, Н.Ю.Стунжас и В.С.Федорченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1160411, кл. G 06 F 9/46; 1981, Авторское свидетельство СССР

М 864289, кл. G 06 F 9/46, 1979.

Изобретение относится к вычислительной техйике и может быть использовано в арифметических устройствах с плавающей запятой. в устройствах управления.

Известно многоканальное устройство для приоритетного кодирования запросов прерывания, содержащее узел приоритета, шифратор и элемент ИЛИ, а в каждом канале — узел приоритета группу элементов ИЛИ и шифратор, причем в каждом канале выход каждого элемента ИЛИ группы соединен с соответствующим входом узла приоритета, группа выходов которого соединена с группой входов шифратора.

Недостатком известного устройства являются большие аппаратурные затраты.

Наиболее близким к предлагаемому является устройство для шифрации крайней единицы в и-разрядном двоичном коде, содержащее первую группу узлов частичной шифрации, группа входов первой группы узлов частичной шифрации является группой входов устройства.

„„5U 1737448 Al

2 (54) ШИФРАТОР ПРИОРИТЕТА (57) Изобретение относится к вычислительной технике. Цель изобретения — сокращение оборудования за счет использования групп последовательно соединенных элементов И и ИЛИ для передачи младших разрядов выходного кода и груп и ы последовательно соединенных элементов

НЕРАВНОЗНАЧНОСТЬ для формирования старших разрядов выходного кода,. В устройстве повышается степень регулярности межсоединений. 1 ил.

Недостатком прототипа является низкая степень регулярности межсоединений, С приводящая к большим аппаратурным затратам при реализации данного устройства методами микроэлектроники, Цель изобретения — сокращение аппаратурных затрат.

Поставленная цель достигается тем, что 4 в устройство для шифрациикрайней едини- (д цы в и-разрядном двоичном коде, содержащее группу узлов частичной шифрации, причем, фь, группа входов каждого узла частичной шифра- ф„ ции является соответствующей группой входов шифратора, дополнительно введена; группа элементов И, группа блоков элементов

И, (n - 1) групп элементов ИЛИ (где n — число узлов частичной шифрации), три группы элементов неравнозначности, причем сигнальные выходы первого и второго узлов частичной шифрации группы соединены соответственно с первым и вторым входами первого элемента И группы, сигнальный выход I-го узла частичной шифрации группы О 2,...,п) соединен с первым входом (i3

1737448

1)-го элемента И группы, второй вход каждого элемента И группы начиная со второго соединен с выходом предыдущего элемента

И группы, выход каждого элемента И группы соединен с первыми входами одноименнйх элементов неравнозначности первой группы, второй вход первого элемента неравнозначности первой группы соединен с сигнальным выходом первого узла частичной шифрации группы, второй вход первого элемента неравнозначности второй группы и вторые входы элементов неравнозначности третьей группы соединены с входом логического нуля шифратора, второй вход каждого элемента неравнозначности первой и второй групп начиная со второго соединены с выходом предыдущего элемента неравнозначности данной группы, выходы элементов неравнозначности всех групп и выходы элементов ИЛИ (n - 1)-й группы являются выходами шифратора, информационные выходы первого узла частичной шифрации группы соединены с первичными входами элементов ИЛИ первой группы, первые входы элементов ИЛИ каждой группы, начиная со второй соединены с выходами одноименных элементов ИЛИ предыдущей группы, вторые входы элементов ИЛИ каждой группы соединены с выходами одноименного блока элементов И группы, информационные входы первого блока элементов и группы соединены с информационными выходами второго узла частичной шифрации группы, управляющий вход первого блока элементов И группы соединен с сигнальным выходом первого узла частичной шифрации группы, информационные входы k-го блока элементов И группы (k = 1„...ï) соединены с информационными выходами (k + 1)-го узла частичной шифрации группы, управляющий вход 1-ro блока элементов И группы соединен с выходом (i+ 1)-го элемента И группы.

На чертеже показана схема шифратора приоритета для случая и = 64 (разрядность входного кода).

Шифратор приоритета содержит 8 узлов 1 1-1.8 частичной шифрации 28 элементов 2 И 2.1-2.7 и 3.1-3.21, 21 элемент 2 ИЛИ

4,1-4.21, 13 элементов 5.1 — 5.7, 6.1-6.4 и

7.1 — 7,2 неравнозначности.

Входы устройства соединены с входами узлов частичной шифрации . Выход Е узла 1.J частичной шифрации подключен к входу элемента 2 И 2.О - 1), выходы SO-S2 узла 1.J частичной шифрации — к входам элементов 2 И 3.(j - 5) — З.(j - 1).

Выход элемента 2 И 2.J соединен с входами элементов 2 И 3.(3) + 1)-3.(3) + 3) и элементов 5), 6 - и 7 - неравнозначности.

2 4

Э выход элемента 2 И З.j — с входом элемента

2 ИЛИ 4.J. Выход элемента 4.J подключен к

5 выходу элемента 4.(J + 3), Выходы элементов 5.J — 7.J связаны с входами элементов

5,(j + 1)-7.(j + 1), выходы элементов 4,1Э4.21, 5.7. 6.4 и 7.2 подключены к выходам устройства, 10 Устройства работает следующим образом (на. примере 64-разрядного шифратора приоритета), Входной код поступает на входы ао-абз узлов частичной шифрации. Каждый узел ча15 стичной шифрации выделяет в соответствующем 8-разрядном входном коде старшую единицу, вырабатываетдвоичный код ее номера на выходах SO, S1 и S2 и при обнаружении старшей единицы вырабатывает

20 признак старшей единицы Е, равный "О".

Выход Е узла шифрации, имеющего наименьший номер среди всех узлов, во входном коде которых обнаружена старшая единица, устанавливает в "0" выход элемента 2.J, Выход

25 элемента 2.J, в свою очередь, устанавливает в "0" see элементы .(2j+ 1)-2.7, а следовательно и элементы З.(ÇJ+ 1)-3.21. Таким образом, элементы 4.(ÇJ + 1)-4.21 пропускают на выход сигналы с выходов предыдущих элемен30 тов 2 ИЛИ. Пусть старшая единица входного кода найдена(j+ 1)-м узле 1 частичной шифрации. Тогда на выходе элементов 3.(3) - 2), З.(ÇJ - 1), З.ÇJ устанавливается код старшей единицы 8-разрядного входного кода, по35 ступающего на узел 1.(j + 1). Этот код проходит через элементы 4.(3) + 1)-4.21 на выходе SÇ-S5 без изменения. Сигналы

S3-S5 образуют младшие разряды выходного кода устройства.

40 Элементы неравнозначности служат для образования старших разрядов выходного кода, т,е. двоичного кода количества

8-разрядных слов входного кода, стоящих перед старшей единицей. Выход SO являет45 ся старшим, à S2 — младшим разрядом данного кода. Допустим, что старшая единица найдена в 8-разрядном слове, поступающем . на узел 1.J (J > 4). Рассмотрим формирование выходного кода на выходах S0-$2. Выход50 ной сигнал Е элемента 1.1, равен "1". Пусть это будет значением младшего разряда выходного кода. Так как на входы аэ-абаз также поступили только "0"; то выходной сигнал элемента 2,1 равен "1". На входы элемента

55 5,1 поступают две "1", устанавливая на его выходе "0". На вход элемента 6.1 поступает

"1" с элемента 2.1, устанавливая на его выходе "1". Таким образом, после прохождения двух нулевых наборов получают код

"010". После прохождения 3-го набора на

1737448 выходе элемента 5.2 появляется "1", т.е. код увеличивается на единицу — "011" (старший разряд снимается с последнего элемента группы 6.k, т.е. с выхода элемента 6 1). После прохождения 4-й группы происходит обнуле- 5 ние элементов 5.3 и 6.2 и установка в "1" элемента 7.1. Код становится равным "100", т.е, значения выходных сигналов элементов

Ц, где k 5, изменяются на противоположные с увеличением jна единицу,,если выход- 10 ные сигналы соответствующих элементов 2.1 не равны "0", т.е. старшая единица еще не найдена. Все элементы k j, где k 2 5, которым соответствуют выходы элементов 2.I, равные нулю, пропускают сигнал с выходов зле- 15 ментов k.(k - 1) на выходы устройства без изменения.

Аппаратурные затраты в предлагаемом 64-разрядном шифраторе приоритета составляют 348 входов. Таким образом, пред- 20 лагаемый 64-разрядный шифратор приоритета обеспечивает сокращение аппаратурных затрат и приблизительно в три раза.

Формула изобретения

Шифратор приоритета, содержащий . группу узлов частичной шифрации, причем группа входов каждого узла частичной шифрации является соответствующей rpynnoA 30 входовшифратора, о тли ча ю щийс ятем, что, с целыми сокращения объема оборудования, шифратор содержит группу элементов

И, группу блоков элементов И, (и - 1) групп,элементов ИЛИ (где n — число узлов частич- 35 ной шифрации), три группы элементов неравнозначности, причем сигнальные выходы первого и второго узлов частичной шифрации группы соединены соответственно с первым и вторым входами первого зле- 40 мента И группы, сигнальный выход !-го узла частичной шифрации группы (! 2,....п) соединен с первым входом (! - 1)-го элемента И группы, второй вход каждого элемента И группы начиная с второго соединен с выходом предыдущего элемента И группы, выход каждого элемента И группы соединен с первыми входами одноименных элементов неравнозначности, второй вход первого элемента неравнозначности первой группы — с сигнальным выходом первого узла частичной шифрации группы; второй вход первого элемента неравнозначности второй группы и вторые входы элементов неравнозначности третьей группы — с входом логического нуля шифратора, второй вход каждого элемента неравнозначности первой и второй групп начиная с второго соединены с выходом предыдущего элемента неоавнозна ности данной группы, выходы элементов неравнозначности всех rpynn u выходы элементов ИЛИ (и - 1)-й группы являются выходами шифратора, информационные выходы первого узла частичной шифрации группы соединены с первичным входами элементов ИЛИ первой группы, первые входы элементов ИЛИ каждой группы, начиная с второй, — с выходами одноименных элементов ИЛ И предыдущей группы, вторые входы элементов ИЛИ каждой группы — с выходами одноименного блока элементов И группы, информационные входы первого блока элементов И группы— с информационными выходами второго узла частичной шифрации группы, управляющий вход первого блока элементов И группы — с сигнальным выходом первого узла частичной шифрации группы, информационные входы k-ãî блока элементов И группы (k 1,...,n) соединены с информационными выходами (k + 1)го узла частичной шифрации группы, управляющий вход J-ro блока элементов И группы соединен с выходами (! - 1)-го элемента И группы.

1737448

Составитель

Редактор Л, Пчолинская Техред M.Ìîðãåíòàë Корректор А. Осауленко

Заказ 1892 . TN pal Подписное

ВНИИПИ Государственного комитета по изобретениям и открытилм при ГКНТ СССР

113035, Москва. Ж-35, Раушская наб., 4/б

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101