Преобразователь код - временной интервал

 

Изобретение относится к автоматике и вычислительной технике, может использоваться в устройствах преобразования цифровой информации и позволяет повысить точность формирования временного интервала путем компенсации Погрешностей генератора импуль- |сов и задержек переключения счетных схем преобразователя. Преобразователь содержит счетчики 10, 13 импульсов , регистр памяти 11, триггеры 1, 3, 12,14, инвертор 6, до.бавления-вычитания импульсов 7, элементы И 5,. 8, 15, фазовый дискриминатор 4, который вырабатывает код рассогласования и знак, генератор 2 импульсов, блок распределения импульсов 9, который распределяет импульсы погрешности равномерно по всему временному интервалу. Равномерно распределенные импульсы поступают на блок добавления-вычитания импульсов 7, а в зависимости от знака - в импульсной последовательности, поступающей на вход счетчика 10, или добавляется импульс или вычитается, тем самым осуществляется компенсация погрешностей генератора и задержек переключения счетных схем преобразователя. 3 з.п.ф-лы, 9 ил. о ©

СОЮЗ СОВЕТСКИХ

РЕСПУБЛИК

09} (11) А1

Щ)5 H 03 И 1/82

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н автовснамм аиидптвъствм ООУААРОТВЕННЫЙ КОМИТЕТ пО изоБРетениям и юнРытиям

IlPM ГКНТ СССР (2l) 4741906/24 (22) 15.08.89 (46) 23.05.92.Бюл. и 19 (71) Научно-производственное объединение автоматики (72) В.Г.Старков (53) 681.325(088.8) (56) Авторское свидетельство. СССР

1т 1279072, кл. H 03 И 1/82, 1986.

Авторское свидетельство СССР

N 752797, кл. Н 03 И 1/82, 1978. (54) ПРЕОБРАЗОВАТЕЛЬ КОД вЂ” ВРЕИЕН"

НОЙ ИНТЕРВАЛ(57) Изобретение относится к автоматике и вычислительной технике, может использоваться в устройствах преобразования цифровой информации и позволяет повысить точность формирования временного интервала путем компенсации погрешностей генератора импуль;сов и задержек переключения счетных

2 схем преобразователя ° Преобразователь содержит счетчики 10, 13 импульсов, регистр памяти 11, триггеры 1, 3, 12,14, инвертор 6, бЛок добавления-вычитания импульсов 7, элементы

И 5, 8, 15, фазовый дискриминатор 4, который вырабатывает код рассогласования и знак, генератор 2 импульсов, блок распределения импульсов 9, который распределяет импульсы погрешности равнбмерно по всему временному интервалу. Равнбмерно распределенные импульсы поступают на блок добавления-вычитания импульсов 7, а в зависимости от знака - в импульсной последовательности, поступающей на вход счетчика 10, или добавляется импульс или вычитается, тем самым осуществляется компенсация погрешностей генератора и задержек переключения счетных схем преобразователя.

3 з.п.ф-лы, 9 ил.

173

Изобретение относится к автомати- ке и вычислительной технике и может использоваться в устройствах преобразования цифровой информации.

Цель изобретения - повышение. точности формирования временного интервала.

На фиг.1 приведена функциональная схема образователя; на фиг.2 - диаграммы работы преобразователя; на фиг.3 — схема фазового дискриминатооа; на фиг.4 и 5 - временные дйаграммы работы дискриминатора; на фиг.б -, схема блока распределения импульсов; на фиг.7 - временные диаграммы рабо ты блока распределения; на фиг.8— схема блока добавления-вычитания; на фиг.9 — временные диаграммы работы блока добавления-вычитания.

Преобразователь код - временной интервал содержит триггер 1, генера-тор 2 импульсов, триггер 3, фазовый дискриминатор 4, элемент И 5, инвертор 6, блок 7 добавления-вычитания импульсов, элемент И 8, блок 9 распре деления импульсов, счетчик 10 импульсов, регистр 11 памяти, триггер 12, счетчик 13 импульсов, триггер. 14 и элемент И 15. фазовый дискриминатор 4 содержит

RS-триггер 16, D-триггеры 17 и 18, D-триггер 19, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ

20, элемент И 2l, счетчик 22, ре-; гистр 23, элемент И 24 и линию 25 задержки.

Блок 9 распределения импульсов содержит делитель 26 с переменным коэффициентом деления, первый двоичный счетчик 27, регистр 28, линию

29 задержки, второй довичный вычитающий счетчик 30, элемент ИЛИ-НЕ 31, элемент ИЛИ 32.

Блок 7 добавления-вычитания импульсов содержит элемент И 33, дифференцирующую цепь 34, элементы ИНЕ 35-37, элементы И 38, инвертор

39 и дифференцирующую цепь 40.

ПреоЬразователь работает следующим образом, После установления в рабочее состояние, которое равно шести тактам запускающих импульсов, прямой выход триггера 1 находится в нулевом состоянии. Генератор 2 генерирует импульсы с произвольной фазой, По переднему фронту запускающего импульса триггеры 1 и 3 устанавливаютcFI в единичное состояние. Триггер 3

6000 4 разрешает работу фазового дискрими- . натора 4, инверсный выход триггера 1 формирует передний фронт временного интервала, а прямой выход фазирует генератор 2 импульсов, который формирует передний фронт тактовых импульсов, которые поступают на элемент

И 5 и через инвертор 6 на Ьлок 7 до1О бавления-вычитания. импульсов, элемент

И 15, фазовый дискриминатор 4, блок 9 распределения импульсов..

Первый импульс через элемент И 5 проходит на вход записи счетчика 10 и производит запись информации из регистра 11 памяти в счетчик, Счетчик

10 импульсов преобразователя работает на принципе досчета до переполнения., и запись информации в связи с этим

О производится в обратном коде за время длительности тактового импульса, Задним Фронтом первого импульса триггер 12 переводится в единичное ! состояние, инверсным выходом запре25 щая прохождение импульсов записи и прямым разрешая прохождение тактовых импульсов через элемент И 8 на счет-. ный вход счетчика 10, которые поступают через блок, 7 и инвертор 6 с выхода генератора 2. Таким образом, счетчик 10 начинает счет с отставанием на полтакта по отношению к перед". нему фронту временного интервала, сформированного триггером 1.

Одновременно со счетчиком 10 наЗ5 чинает счет счетчик 13, так как триггер 14 разрешает прохождение импульсов через элемент И 15, тактовые . импульсы поступают также на фазовый дискриминатор и блок распределения

40 импульсов. Счетчики 10 и 13 следует выполнять на счетчиках с параллельным переносом, так как в этом случае задержки переключения счетных триг" геров в счетчике минимальны. Особен4> ность данных счетчиков заключается в том, что импульс переноса в них формируется за полтакта до окончания заполнения счетчика, тем самым счетчик 10 за полтакта до .переполнения о.формирует импульс переноса и обнуляет передним фронтом триггеры 1 и

12, тем самым выравнивая отставание счета счетчика.

Инверсный выход триггера 1 форми55 рует задний фронт временного;интервала, генератор 2 продолжает свою работу, счетчик 13 продолжает считать импульсы генератора. Если погреш6000 6

° пульса Окончания ярРменного р Ic;cof ë1— сования и обнуляет счетчик 22. Временные диаграммы работы Фазового дискриминатора 4 приведены на фиг,4 и 5.

l 73

50 блоке 9..Таким образом, на выходе блока 9 распределения импульсов по приходу запускающего импульса вырабатываются равномерно распределенные

55 ности генератора и счетчика отсутствуют или меньше чувствительности фазового дискриминатора, то импульс переполнения счетчика 13 должен совпасть со следующим импульсом запуска, обнуляя триггер 14, тем самым запрещая прохождение импульсов счета, занося нулевую информацию в блок распределения импульсов, а блок добавления-вычитания импульсов пропускает импульсную последовательность с выхода генератора 2 без изменения.

Если существуют погрешности, то фазовый дискриминатор 4 вырабатывает цифровой .код фазового рассогласования между импульсом переполнения счетчика 13 и вторым запускающим импульсом следующим образом. С выхода .

D-триггера 3 приходит сигнал разрешения работы на S-вход RS-триггера

16. Он устанавливается в единичное состояние. Запускающий импульс устанавливает.D-триггер 17 в единичное состояние, импульс переполнения счетчика 13 также устанавливает в единицное состояние.D-триггер 18. Выход

D-триггера 18 подключен к С-входу

D-триггера 19, D-вход которого подключен к выходу D-триггера 17. Ес- ли импульс переполнения счетчика 13 придет позже импульса запуска, то инверсный выход D-триггера 19 установится в нулевое состояние, если раньше - то в единичное. Тем самым осуществляется определение знака погрешности

Временное рассогласование между импульсами запуска и импульсами переполнения определяет элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, который подключен к выходам D-триггеров 17 и 18. Элемент

И 21 вырабатывает серию импульсов . частоты тактового генератора 2 и длительностью, равной временному рассогласованию между импульсами запуска и импульсами переполнения счетчика 13 которая поступает на вход счетчйка 22, преобразующего последовательность в двоичный код, кото" рый поступает на вход регистра 23, выходы которого являются выходами фазового дискриминатора. Элемент И 24 в момент установки триггеров 17 и

18 в единичное состояние формирует импульс окончания временного рассогласования, который обнуляет триггеры 16 - 18, а также производит занос кода в регистр 23. Линия 25 задержки осуществляет временную задержку им10

4D

Код с выхода фазового дискриминатора 4 поступает на блок 9 распределения импульсов, который служит для равномерного распределения импульсов фазового рассогласования на формируемом временном интервале. Код величи ны погрешности преобразования поступает на делитель 26 с переменным коэффициентом деления,на него также поступают импульсы тактовой частоты и импульсы с выхода переполнения счетчика 1.3, которые осуществляют занос кода в делитель. На выход делителя 26 проходит число импульсов, пропор, циональное записанному коду. Например, если код равен двум, то проходит каждый второй импульс тактовой последо вательности, если десяти — то десятый. Импульсы поступают на счетчик

27, где преобразуются в параллельный код, который поступает в регистр

28, Следующим импульсом переполнения счетчика 13 происходит занос кода в регистр 28. и обнуление счетчика 27 импульсом, сформированным элементом

29 задержки. Код с выхода регистра 28 поступает на вычитающий двоичный счетчик 30. Если временного рассогласования нет и код регистра 28 равен нулю, то элемент ИЛИ-НЕ 31 формирует сигнал обнуления счетчика 30.. Если код не равен нулю, то импульсом запуска он заносится в счетчик, на вычитающий вход которого поступает частота тактового генератора. Счетчик начинает обратный счет, формируя сигнал заема, который одновременно является выходным сигналом блока 9 распределения импульсов и производит перезапись кода в счетчик

30 через элемент ИЛИ 32, на второй вход которого подается импульс запуска, осуществляющий синхронизацию начала распределения импульсов в импульсы, количество которых равно коду погрешности. На фиг.7 для кода погрешности, равного двум, и периода запускающих импульсов, равного 16 тактовым импульсам, приведены временные диаграммы работы блока.

Импульсы с выхода блока 9 распределения импульсов поступают на вход блока 7 добавления-вычитания импульсов., который служит для компенсации погрешностей тактового генератора и счетных устройств путем добавлениявычитания импульсов из импульсной ..: последовательности, поступающей на счетный вход счетчика 10 импульсов.

Импульсная последовательность поступает на вход элемента И 33 и через первую дифференцирующую цепь 34 на элемент И-НЕ 37. Импульсы с выхода блока 9 поступают на элементы ИНЕ 35 и.37. Элемент И-HE 37 Фор15 мирует узкий инверсный сигнал по их переднему фронту, который дифференцируется на второй дифференцирующей цепи 40, повторяется на элементе И 38 и поступает на элемент И-НЕ 36. Знаковый выход дискриминатора 4 подключен к второму входу элемента И-HE 35 и через инвертор

39 к элементу И-НЕ 36. Если на знаковом выходе дискриминатора 4 единичный потенциал, то из импульсной последовательности, поступающей с выхода инвертора 6, на элементе И 33 проис-ходит вырезание импульса, если нулевой потенциал, то происходит добавление импульса (Фиг.9). Импульсы с выхода блока 7 добавления-вычитания и импульсов через элемент И 8 поступают на счетный вход первого счетчика 10, компенсируя погрешность выходной частоты генератора 2 и схем переключения.

Узлы преобразователя код - временной интервал могут быть выполнены иа се", рийно выпускаемых элементах. Могут быть применены микросхемы серий 130, 40

t33,.530. В качестве счетчиков могут быть использованы микросхемы 133ИЕ7, в качестве делителя с переменным ко- эффициентом деления - микросхема(133ИЕ8, в качестве D-триггеров - мик- 45 росхемы 133ТИ2, в качестве IK-триггера - микросхема 133ТВ6, Использование изобретения позволя" ет повысить точность формирования временного интервала путем компенсации Я погрешностей генератора и переключающих схем, повышает надежность работы при значениях временного интервала, близких к периоду запускающих импульсов. 55

Формула и зобретения

1. Преобразователь код - временной интервал, содержащий генератор им00 8 пульсов, выход которого соединен с первым входом первого элемента И, счетчик импульсов, счетчный вход которого соединен с выходом второго элемента И, а цифровые входы подсоединены к соответствующим выходам регистра памяти, входы которого являются шиной входного кода, выход счетчика импульсов соединен с К-входом первого триггера, о т л и ч а ю щ и йс я тем, что, с целью повышения точности формирования временного интервала, в него введены второй счетчик импульсов, фазовый дискриминатор, блок распределения импульсов, третий элемент И, второй, третий, четвертый триггеры, инвертор, блок добавления-вычитания импульсов, первый вход которого объединен с первыми входами третьего элемента И, фазового дискриминатора и блока распределения импульсов и соединен через инвертор с выходом генератора, второй и третий входы соединены соответственно с первым выходом фазового дискриминатора и выходом блока распределения импульсов, выход блока добавления-вычитания импульсов соединен с первым входом второго элемента И, второй вход которого соединен с прямым выходом второго триггера, инверсный выход которого соединен с вторым входом первого элемента

И, выход которого соединен с входом записи первого счетчика и С-входом второго триггера, R-вход которого объ. единен с R- u D-входами первого триггера, К-вход является общей шиной, а I-вход объединен с входом гене- ратора и соединен с прямым выходом пЕрвого триггера, инверсный выход которого является выходной шиной, а

С-вход является шиной запуска и объединен с вторым входом фазового дискриминатора, вторым входом блока распределения импульсов и С-входом третьего триггера, инверсный выход которо» го соединен с его D-входом, а прямой выход - с третьим входом фазово"

ro дискриминатора и С-входом четвертого триггера, выход которого;соединен с вторым входом третьего элемента

И, выход которого соединен со счетным входом второго счетчика, выход которого соединен с К- и D"âõîäàìè .:четвертого триггера, третьим входом блока распределения импульсов и четвертым входом фазового дискриминатора, вторые выходы которого соответст9

17 венно соединены с четвертыми входами блока распределения импульсов.

2. Преобразователь по п.1, о тл и ч а ю шийся тем, что фазовый дискриминатор выполнен на, RS-триггере, первом, втором, третьем D-триггерах, элементе ИСКЛЮЧАЮЩЕЕ ИЛИ, первом, втором элементах И, двоичном счетчике импульсов, регистре, линии задержки, выход которой подключен к входу сброса счетчика импульсов, а вход - к выходу первого элемента И и объединен с R-входами RS-триггера, первого и второго D-триггеров и с входом синхронизации регистра, цифровые выходы которого. явЛяются вторыми выходами фазового дискриминатора, а входы подключены соответственно к выходам двоичного счетчика, счетный вход которого подключен к выходу второго элемента И, первый вход которого является первым входом фазового дискриминатора, а второй вход подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого подключен к выходу первого D-триггера и объединен с первым входом первого элемента И и D-входом третьего D-триггера, инверсный выход которого является первым выходом фазового дискриминатора,а С-вход объединен с вторым входом первого элемента И, вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и соеди" нен с выходом второго D-триггера, С-вход которого является четвертым . входом фазового дискриминатора, а

D-вход объединен с D-входом первого

D-триггера и подключен к выходу

RS-триггера, S-вход которого является третьим входом фазового дискриминатора, вторым входом которого является С-вход первого D-триггера.

3. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок распределения импульсов выполнен на делителе с переменным коэффициентом деления, первом двоичном счетчике, линии задержки, регистре, элементе

ИЛИ, элементе ИЛИ-НЕ, втором двоичном вычитающем счетчике, выход заема которого является выходом блока и подключен к первому входу элемента

ИЛИ, второй вход которого является вто36000 10 рым входом блока, выход подключен к входу синхронизации второго двоичного вычитающего счетчика, вход сброса которого соединен с выходом элемента ИЛИ-НЕ, входы которого объединены с соответствующими информационными входами второго двоичного вычитающего счетчика и соедйнены с соответствующими выходами регистра, вход синхронизации которого является третьим входом блока и объединен с входом записи делителя с переменным коэффициентом деления и входом. линии

1 задержки, выход которой соединен с входом сброса первого двоичного счетчика, выходы которого соединены с соответствующими информационными входами регистра, а счетный вход соединен

2О с выходом делителя с переменным ко эффициентом деления, информационные входы которого являются четвертыми входами блока, а тактовый вход является третьим входом блока и подклю2 чен к входу вычитания второго двоичного вычитающего счетчика.

4. Преобразователь по п.1, о тл и ч а ю шийся тем, что блок добавления-вычитания импульсов выполнен на инверторе, первой, второй дифференцирующих:RC-цепях, первом, втором„ третьем элементах И-НЕ, пер.вом и втором элементах И, выход последнего из которых является выходом блока, первый вход является первым

З5. входом блока и объединен с входом первой дифференцирующей RC-цепи, второй вход соединен с выходом первого элемента И-НЕ, третий вход соединен с выходом второго элемента

4 И-НЕ, первый вход которого, через инвертор, является вторым входом блока и объединен:с первым входом первого элемента И-HE второй вход соединен с выходом первого элемента И, пер4 вый и второй входы которого подключены к выходу второй дифференцирующей RC-цепи, вход которой подключен к выходу тртеьего элемента И-НЕ, первый вход которого объединен с вторым входом первого элемента И-НЕ и является третьим входом блока, а второй вход соединен с выходом первой дифференцирующей RC-цепи. т736ооо узбоао

2

1

ФЬг. 4

М

/ юг.6

fp

2р

1736000

1736000

Составитель В.Солодова

Техред M.дидык

Редактор B.Ïåòðàø

Корректор А.ООручар

Заказ 1824 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГЕНТ СССР

113035, Москва, lK-35, Раушекая иаб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101