Устройство для последовательного исправления ошибок
Изобретение относится к передаче данных и может быть использовано для последовательного исправления ошибок типа смещение. Целью изобретения является расширение области применения за счет исправления ошибок в кодах с двумя нулевыми защитными разрядами. Устройство содержит с первого по третий триггеры 1.1- 1.3, счетчик 2, элемент И 3, с первого по третий элементы ИЛИ 4-6 и элемент 7 задержки со связями. 1 ил. Ё VJ СО о VI ihO 00
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)5 Н 03 M 13/00 ()
О 4
,ЬЗ
i 00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБ (21) 4708948/24 (22) 11.04.89 (46) 30,04;92. Бюл. ¹ 16 (72) А.В. Ткаченко, Ю.И. Николаев, С,А. Красиков, В.О. Александров и О,П. Малофей (53) 681.3(088.8) (56) Авторское свидетельство СССР
¹ 11666677226622, кл. Н 03 М 13!00, 1987.
Авторское свидетельство СССР
N 1662008, кл. Н 03 М 13/00, 1988.
„„Я „„1730728 А1 (54) УСТРОЙСТВО ДЛЯ ПОСЛ ЕДОВАТЕЛ ЬНОГО ИСПРАВЛЕНИЯ ОШИБОК (57) Изобретение относится к передаче данных и может быть использовано для последовательного исправления ошибок типа
"смещение". Целью изобретения является расширение области применения за счет исправления ошибок в кодах с двумя нулевыми защитн ыми разрядами. Устройство содержит с первого по третий триггеры 1.11.3, счетчик 2, элемент И 3, с первого по третий элементы ИЛИ 4-6 и элемент 7 задержки со связями, 1 ил.
1730728
Т11 0)1 0 0
Т 1,2 1 0 1 0
1 т13 0 0 0 1
Сброс
Установка
Сброс
) 30
Изобретение относится к передаче данных и может быть использовано для последовательного исправления ошибок типа
"смещение".
Целью изобретения является расширение области применения путем исправления ошибок в кодах с двумя нулевыми защитными разрядами.
На чертеже представлена схема устройства для последовательного исправления ошибок.
Устройство содержит с первого по третий триггеры 1.1 — 1.3 соответственно, счетчик 2, элемент И 3, с первого по третий элементы ИЛИ 4 — 6 соответственно, элемент 7 задержки, информационный вход 8 устройства, выход 9 устройства, тактовый вход 10 устройства, вход 11 сброса устройства.
В приемном устройстве системы передачи данных решение о приеме "0" или "1" принимается в момент поступления синхроимпульса. При различных помехах и влиянии параметров канала связи возникают ошибки смещения (влево или вправо). С целью исправления таких ошибок предлагается исходный код: а(о) а(1) а(2)... а(м — 1) преобразовать в 0 а(0) 00 а(1) 00 а(2) 00... 00 а(м — 1)0, (1) где между кодовыми разрядами помещаются по два защитных нулевых разряда, а также по одному защитному разряду помещается на границы посылки, Таким образом, кодовая последовательность, соответствующая исходной, имеет длину и = ЗМ.
Сигнал E(S), исправляющий ошибки типа смещения уровня влево-вправо, формируется согласно алгоритму по правилу
E(S) = a(S — 1) + a(S+1), (S= 3i — 2, i =1,2,... п/3) (2) Триггеры 1.1-1.3 предназначены для запоминания очередной трехразрядной порции кода, средний разряд которой является информационным, а остальные — избыточными.
Счетчик 2 (коэффициент пересчета "2") задает режим работы устройства, После записи очередной порции кода он подает сигнал на третий и четвертый входы элемента И 3
Состояние 0 0 Синхроимпульс 1
0 1 счетчика Синхроимпульс 2
1 0 Синхроимпульс 3
0 0 Элемент И 3 откоыт
Исходное состояние счетчика 2 — "0,0".
Элемент И З.производит проверку разрядов триггеров 1.1 и 1.3 после третьего синхроимпульса, а элемент ИЛИ 6 — поступление сигнала ошибки смещения триггеров 1.1 и 1.3 на первый вход элемента И
3, Элемент 7 задержки задерживает синхроимпульс для обеспечения срабатывания элемента И 3 после срабатывания счетчика 2.
Устройство работает следующим образом, Пусть через вход 8 в триггеры 1.1 — 1,3 записалась кодовая комбинация "010" по трем синхроимпульсам, счетчик 2 устанавливается в состояние "00", срабатывания элемента ИЛИ 6 не происходит(так как комбинация не искажена) и при поступлении синхроимпульса с элемента 7 задержки элемент И 3 не выдает сигнал на исправление кода, B случае искажения комбинации
Смеще- Сме- Исправние щение ление влево вправо
Элемент ИЛИ 6 выдает сигнал ошибки и после третьего синхроимпульса, который устанавливает счетчик 2 в состояние "0,0", происходит срабатывание элемента И 3, который устанавливает триггеры 1.1 и 1.3 в нулевое состояние, а триггер 1. 2 в единичное состояние, Таким образом, устройство исправляет все ошибки смещения влево-вправо согласно формуле (2) в кодовых комбинациях вида (1), тем самым повышая помехоустойчивость приема информации в результате более сложной структуры кодовой комбинации.
Формула изобретения
Устройство для последовательного исправления ошибок, содержащее с первого по третий триггеры, счетчик, элемент И, с первого по третий элементы ИЛИ, причем выход элемента И соединен с первыми входами первого и второго элементов ИЛИ, выходы первого и третьего триггеров соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с первым входом элемента
И, тактовый вход и вход сброса устройства соединены соответственно со счетным вхо1730728
20
30
40
50
Саста вител ь А. Кл юев
Техред М.Моргентал
Корректор 3.Лончакова
Редактор С.Лисина
Заказ 1518 Тираж Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент". г. Ужгород, ул.Гагарина, 101 дом и входом сброса счетчика, выход третьего триггера является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет исправления ошибок в кодах с двумя нулевыми защитными разрядами, оно содержит элемент задержки, причем тактовый вход устройства соединен с входами разрешения записи первого и третьего триггеров, с вторым входом второго элемента ИЛИ и входом элемента задержки, выход которого соединен с вторым входом элемента И, выход которого соединен с входами установки в "0" первого и третьего триггеров, инверсные выходы разрядов выхода счетчика соединены соответственно с третьим и четвертым входами элемента И, информа5 ционный вход устройства соединен с информационным входом первого триггера, выход которого соединен с вторым входом первого элемента ИЛИ, выход которого и выход второго элемента ИЛИ соединены со10 ответственно с информационным входом и входом разрешения записи второго триггера, выход которого соединен с информационным входом третьего триггера.


