Устройство для вычисления дискретного преобразования фурье

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельта-модуляцией в реальном.масштабе времени. Цель изобретения - повышение быстродействия. Устройство содержит модулятор 2, регистр 3 сдвига, буферный регистр 4, блоки 5 и 6 постоянной памяти, сумматоры 7 и 8, мультиплексоры 9 и 10, блоки ключей 11 и 12, блоки 13 и 14 памяти, генератор 15 тактовых импульсов и счетчики 16-18. Использование оригинального алгоритма вычисления ДПФ позволяет сократить количество арифметических операций сложения, что и приводит к достижению указанной цели. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (1!) (я)5 G 06 F 15/332

1 ! д

1 !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4807817/24 (22) 29.03,90 (46) 15,04.92. Бюл. М 14 (71) Л ьвовский научно-исследовательский радиотехнический институт (72) А. В. Тимченко (53) 681.32(088,8) . (56) Цифровые фильтры и устройства обработки сигналов на интегральных микросхемах. Справочное пособие/Под редакцией Б.

Ф. Высоцкого. М.: Радио и связь, 1984, с.

103. рис. 4.3.

Авторское свидетельство СССР

М 1501085, кл. G 06 F 15/332, 1989. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ДИСКРЕТНОГО ПРЕОБРАЗОВАНИЯ ФУРЬЕ

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в аппаратуре, осуществляющей спектральную обработку сигналов с дельта-модуляцией в реальном масштабе времени.

Цель изобретения — повышение быстродействия.

Нэ фиг. 1 представлена функциональная схема устройства для вычисления дискретного преобразования Фурье (ДПФ); на фиг. 2 — временные зависимости основных сигналов.

Устройство для вычисления ДПФ содержит информационный вход 1, модулятор 2 линейной дельта-модуляции, регистр 3 сдвига, буферный регистр 4, первый и второй блоки постоянной. памяти 5 и 6, первый и второй сумматоры 7 и 8, первый и второй (57) Изобретение относится к специализированным средствам вычислительной техники и может быть использовано в а и паратуре, осуществляющей спектрал ьную обработку сигналов с дельта-модуляцией в реальном. масштабе времени. Цель изобретения — повышение быстродействия, Устройство содержит модулятор 2, регистр

3 сдвига, буферный регистр 4, блоки 5 и 6 постоянной памяти, сумматоры 7 и 8, мультиплексоры 9 и 10, блоки ключей 11 и 12, блоки 13 и 14 памяти, генератор 15 тактовых импульсов и счетчики 16 — 18. Использование оригинального алгоритма вычисления

ДПФ позволяет сократить количество арифметических операций сложения, что и приводит к достижению указанной цели. 2 ил. мультиплексоры 9 и 10,. первый и второй блоки ключей 11 и 12, первый и второй блоки памяти 13 и 14, генератор 15 тактбвых импульсов, первый, второй и третий счетчики

16, 17 и 18, выход 19 реальной части результата, выход 20 мнимой части результата, вход 21 задания константы устройства.

Информационный вход модулятора 2 является информационным входом 1 устройства, выход модулятора 2 соединен с информационным входом регистра 3 сдвига, выход которого соединен с информационным входом буферного регистра 4, Выходами 19 реальной и выходами 20 мнимой частей результата являются выходы соответственно первого 11 и второго 12 блока ключей. Выход генератора 15 тактовых импульсов подключен к входам управления записью считыванием первого 13 и второго 14

1727131 блоков памяти, тактовому входу третьего счетчика 18, тактовому входу первого счетчика 16, информационный выход которого подключен к первым адресным входам первого 5 и второго 6 блоков постоянной памяти и адресным входам первого 13 и второго

14 блоков памяти, информационные входы которых подключены к выходам соответственно первого 9 и второго 10 мультиплексоров, Выход переноса первого счетчика 16 подключен к тактовому входу буферного регистра 4 и к тактовому входу второго счетчика 17, информационный выход которого подключен к вторым адресным входам первого 5 и второго 6 блоков постоянной памяти. Выход переноса второго счетчика 17 подключен к управляющим входам первого

11 и второго 12 блока ключей и управляющим входам первого 9 и второго 10 мультиплексоров, первые информационные входы которых подключены к входу 21 задания константы устройства. Выход переноса третьего счетчика 18 подключен к тактовому входу регистра 3 сдвига и входу синхронизации модулятора 2 линейной дельта-модуляции. Выход буферного регистра 4 подключен к третьим адресным входам перcoro 5 и второго 6 блоков постоянной памяти, выходы которых подключены к первым входам соответственно первого 7 и второго

8 сумматоров, выходы которых подключены к информационным входам соответственно .первого 11 и второго 12 блока ключей и вторым информационным входам соответственно первого 9 и второго 10 мультиплексоров, выходы первого 13 и второго 14 блоков памяти подключены к вторым входам соответственно первого 7 и второго 8 сумматоров.

На фиг. 2 показаны следующие сигналы: . а — импульсы тактового генератора 15; б— импульсы на выходе переноса третьего счетчика 18; в — дельта-последовательность на выходе модулятора 2 линейной дельтамодул я ции; г,д — импул ьсы на выходах переносов счетчиков 16 и 17 соответственно; е, ж — сигналы на выходах 19 и 20 соответственно действительной и мнимой частей

ДПФ.

Устройство для вычисления ДПФ работает следующим образом.

Алгоритм работы устройства ДПФ массива отсчетов входного сигнала, полученного при частоте дискретизации Тд, равной частоте дискретизации входного сигнала с линейной дельта-модуляцией, записывается в следующем виде; (g) М л

Х (m Л1) =-к, х, ехр (— ) — m к) % =1

М где hf= (M Тд) — разрешение по частоте

-1

М-Е NT(O /Tä) — число отсчетов;

8 - интервал реализации.

5 Примем Тд=1 и заменим отсчеты входного сигнала аппроксимациями, характеризующими сигнал в формате линейной дельта-модуляции .е

Х= е ",,el() F- (— 1-,1).

1=1 .

Тогда ДПФ (1) записывается в следующем виде:

Х (— ) =,г, „«, el Ехр (— ) — m к), (2)

m 5 Ь (x) 2_#_

15 M М где К, m,1=1,M.

Для получения алгоритма функционирования предлагаемого устройства заменим

20 порядок суммирования в (2). Область изменения значений индексов суммирования на плоскости (k, i), как следует из (2), ограничена прямыми i=1, К=М, k-i. Поэтому при изменении порядка суммирования индекс I

25 будет меняться от 1 до М, а индекс К от i до

M, Ha основании этого получим

X (— ) = >> е ") ехр (— > т к), <3)

М

Действительную и мнимую части (3) и реобразуем следующим образом: де()<,(z)j= e ) соб — тк= е, c„. („ у„ (х())= е; в)а — як= е; 5„, (W c 1=

40 где Ci m Si — суммы соответствующих величин.

Разделив действительную и мнимую части ДПФ (4) и (5) на P частей, получим следующие алгоритмы:

45 (+ )— м

R ()г()) = > е; " C; ; (б)

О=.О с= ф — +1

P р- В+1)-, ° м

50 ) (Х())= е, ; <7> м.

Приведенные алгоритмы реализуются в устройстве следующим способом. Входной

55 с гнал е " ) кодируется одним битом B виде

4 ")=(е )+1) /2- 4" $ (0,1). Тогда для-фиксированного индекса m значения действительной и мнимой частей ДПФ по (6) и (7) вычисляются при помощи р суммирований частичных сумм

1727131

 ))—

Pvf (q) Р (x) (rn )

Re (rn ) е„С„. с-у — 1 рМ д %) е„S„ 1 " p <.) m)

lm rsvp) мых — шагами квантования {()(" }, M

i= — q+1, — (ц+1), q=O,Р— 1, которые затем

M М 10

Р Р для заданного m накапливаются в памяти, Значения элементов последовательности (дйкл)),m =1,M, I = — q+1,— (q+1), q = О, р — 1записаны в блоке 5 постоянной памяти, причем первые адресные входы блока 5 соответствуют индексу m, вторые входы — индексу q, третьи входы блока 5 .

M 20 постоянной памяти соответствует — поР следовательным значения) шагов KBBHto вания входного сигнала {L) " }. Запись в блок

5 производится подряд по группам значений mq, начиная с нулевой группы, для ко- 25 торой mq=1 и заканчивая группой, для которой mq=MP. В каждой отдельной группе (при фиксированных значениях индексов и) и ц значения д Re(m)(q считываются из блока (ч)

М 30

5 постоянной памяти при помощи — знаР чений шагов квантования {Li" }, поступающих на третьи входы блока 5 памяти. Число входов блока 5 памяти равно r-- logzM+

М 35

+logzp+ —, а используемый объем памяти

Р

0= 2 = PMz — ячеек.

P

Аналогично производится запись значений, элементов последовательности. 40

{д) (п))(ч } в блоке 6 постоянной памяти.

Перед началом работы необходимо занести нулевые значения в блоки 13 и 14 памяти и установить счетчики 16, 17,.18 в начальное нулевое состояние (цепи сброса 45 на чертеже не показаны).

Вычисление массива ДПФ X(M ), m=1.М

m производится раздельно для действительной и мнимой частей блоками 5, 7, 9, 11, 13 50 и 6, 8, 10, 12, 14. Различия в функционировании указанных блоков отсутствуют, поэтому рассмотрим реализацию вычислений массива отсчетов действительной части

ДПФ, которые производятся в режиме ре- 55 ального времени следующим образом..

Тактовый генератор 15 генерирует непрерывную последовательность импульсов (см. фиг. 2,а) с частотой, кратной частоте дискретизации Тд входного сигнала в формате линейной дельта-модуляции, f-=-рТд .

-1.

Импульсы (см. фиг. 2,а) поступают на счетчик 18 с коэффициентом пересчета р. Импульсы с выхода переноса счетчика 18 с частотой, равной частоте дискретизации Тд

-1 (см. фиг. 2,б) поступают на тактовые входы модулятора 2 линейной дельта-модуляции и регистра 3 сдвига. Модулятор 2 преобраз ет поступающий с информационного входа 1 входной аналоговый сигнал x(tl ) дельта-ходовую последовательность {L) "}, i> 0 (см, фиг. 2, в), которая по импульсам (см. фиг. 2,б) записывается и сдвигается в регистре 3 сдвига. Импульсы (см,фигг2,а) с выхода тактового генератора 15 поступают также на счетчик 16, имеющий коэффициент пересчета М. Импульсы (см. фиг. 2,r) с выхода пере.носа счетчика 16 следуют с частотой f = Тд

-1

Р М

М вЂ” т,е. один импульс на — периодов часP тоты дискретизации входного сигнала Тд

По этим импульсам последовательность из

M — шагов квантования входного сигнала

Р ф )}, I= q — + 1, (q + 1) — фиксируется (хi M M

Р P в буферном регистре 4, где q — состояние счетчика 17, имеющего, коэффициент пересчета р (см. фиг. 2,д).

Обозначим кодовое слово из после овательности значений{()", i= q — + 1, (q. + 1) — че(х М M

Р Р рез {ЯР}, k= l/(— ). Значения сигналов m, q u

М

Р зк поступают на первые, вторые и третьи адресные входы блока 5 постоянной памяти, в результате чего за интервал времени

МТд с выхода блока 5 памяти считывается Р . ®) групп по M значений две()т), каждое на протяжении интервала времени —.

Т„

Сигнал с выхода генератора 15 тактовых импульсов (см. фиг. 2,а) является также управляющим для блока 13 памяти: при высоком уровне этого сигнала производится чтение из блока 13 записанного в нем значения сигнала, а при низком уровне — запись в блок 13. Поэтому, с учетом установки начальных значений в интервале времени (te, t1) нулевое значение сигнала из 1-й ячейки блока 13 подается на вход сумматора 7, на другой вход которого поступает сигнал с выхода лока 5 постоянной памяти. В результатее этого сумматор 7 выполняет операцию суммирования содержимого 1-й ячейки блока 13 со значением дй,.fry,m=1, причем

М первый интервал времени — Тд имеет инР декс q=0, который определяется значением

1727131 кода на разрядных выходах счетчика 17 (см, фиг. 2, д).

Импульс переноса счетчика 17 появляется в ц=Р— 1-м интервале времени — Тд, М .Р поэтому иэ-за отсутствия в данном периоде

М времени — Тд сигнала (см. фиг. 2, д) с выхоP да переноса счетчика 17 (ц О) в интервале времени (tp, тг) блок 11 ключей находится в закрытом состоянии, а мультиплексор 9 передает сигнал с выхода сумматора 7 на информационный вход блока. 15 памяти и в интервале времени (ц, tz), производится запись значения сигнала из сумматора 7 в 1-е ячейку блока 13 Аналогичные операции производятся, для интервалов времени (tz и т. д., в результате чего в ячейках m=1,М блока 13 памяти записывается соответствующее значение сигнала

Ю М

Rk, m= дя„(п), k= 1, mmm 1, т.е, для Imm 1,—

В следующем периоде времени

TA M значение кода на разрядных выходах

Р счетчика 17 увеличивается на единицу (q=1) и поэтому в интервалы времени (tp, tz), (©, t4) и т.д. указанного периода происходит накопление значений сигналов:

Rk m= Rk-1 m+ Ойе(е), k=2, а=1,М, (ч) т.е. для l — + 1, Р Р

В результате такого накопления после (Р-1)-ro периода времени (для q=P-2) т„м

Р в ячейках блока 13 памяти накоплено значение сигнала, равное сумме(Р— 1)-го слагаемых вида д яе(п )(ч по (8).

T M

В P-м периоде времени д на выхоP де переноса счетчика 17 появляется импульс(см. фиг.2, б)(с(=Р— 1), в результатечего открывается блок 11 ключей, а мультиплексор 9 переводится в положение, при котором информационный вход блока 13 подключаются к входу 21 задания константы устройства, сигнал на котором равен нулю. Поэтому в интервалы времени(1, t1), (tz, тз) и т.д. выходной сигнал блока 13 суммируется с последним, Р-м, слагаемым дщм) согласно (6) и через открытый блок 11 ключей поступает на выход 19 (действительной) части результата вычислений, т.е. на выходе

19 формируется в данном периоде времени т,-м последовательность. элементов дейстр вительной части массива ДПФ (6) йе(Х(М )), ГП

m=1 М (сигнал фиг 2 е) В интервалы времени (tt. tz), (ta, t4) и т.д., т.е. при низком уровне сигнала (см. фиг. 2, а), блок 13 переводится в режим записи, и в ячейки m--1,M

5 записывается нулевое значение сигнала, в результате чего устройство приводится в исходное состояние.

Аналогично производится вычисление массива отсчетов мнимой части ДПФ, Выда10 ча массива I (X (— )), m=1,M (сигнал, фиг. 2, ж) на выход 20 производится в P-м интерват м ле времени- —. одновременно с формироР

15 ванием массива действительной части ДПФ

Re(X(— )) на выходе 19, что обеспечивает формирование значений массива мнимой части согласно (7).

20 Таким образом, для вычисления в предлагаемом устройстве ДПФ входной последовательности; представленной в формате линейной дельта-модуляции, за счет использования одновременной обработки

25 M группы из — шагов квантования, используP ется только М,Р арифметических операций суммирования, что позволяет увеличить частоту дискретизации входного сигнала в

30 М вЂ” раз по сравнению с прототипом, где выР числение ДПФ такого же размера требует

М указанных операций, г

Блок 5 постоянной памяти может быть

35 реализован на основе постоянного запоминающего устройства, число адресных входов которого равно г= logzM+!о9гР+ —, а

М

Р разрядность представления значений

40 BR<(m)ч определяется от требуемой точно(я) сти представления результата ДПФ (1). Например, при выборе M= 128, Р=32 имеем выигрыш в быстродействии — = 4 при обьМ

Я

45 еме используемой памяти блока 5, равной

Q2 .2 .2 = 2, что реализуется на восьми

7 S 4 6 микросхемах типа КР556РТ16.

Таким образом, введение в известное устройство регистров, в каждый вычисли50 тельный блок — комбинационного сумматора, в блок управления — счетчика позволяет достичь поставленной цели. Вычисление массива действительной и мнимой частей

ДПФ входного сигнала с линейной дельта55 модуляцией осуществляется при помощи существенно меньшего, чем в прототипе, числа арифметических операций сложения

PM против М в прототипе, что позволяет г

М соответственно в — раз.увеличить частоту

1727131

10 дискретизации Тд входного сигнала, а значит соответственно увеличить быстродействие предлагаемого устройства..

Формула изобретения 5

Устройство для вычисления дискретного преобразования Фурье, содержащее два блока постоянной памяти, два блока памяти, два мультиплексора, два блока ключей, два счетчика, генератор тактовых импуль- 10 сов и модулятор линейной дельта-модуляции, информационный вход которого подключен к информационному входу устройства, выходами реальной и мнимой частей результата которого являются выходы 15 соответственно первого и второго блока ключей, выход генератора тактовых импульсов подключен к тактовому входу первого счетчика, информационный выход которого подключен к первым адресным входам пер- 20 вого и второго блоков постоянной памяти и адресным входам первого и второго блоков памяти, информационные входы которых подключены к выходам соответственно первого и второго мультиплексоров, выход пе- 25 реноса первого счетчика подключен к тактовому входу второго счетчика, информационный выход которого подключен к.вторым адресным входам первого и второго блоков постоянной памяти, выход переноса 30 второго счетчика подключен к управляющим входам первого и второго блоков ключей с управляющим входом первого и второго мультиплексоров, первые информационные входы которых подключены к входу задания константы устройства, а выход генератора тактовых импульсов подключен к входам управления записью-считыванием первого и второго блоков памяти, о т л и ч аю щ е е с я тем, что, с целью повышения быстродействия, в него введены два сумматора; регистр сдвига, буферный регистр и третий счетчик, выход переноса которого подключен к тактовому входу регистра сдвига и входу синхронизации модулятора линейной дельта-модуляции, выход которого подкйочен к информационному входу регистра сдвига, выход которого подключен к. информационному входу буферного регистра, выход которого подключен к третьим адресным входам первого и второго блоков постоянной памяти, выходы которых подключены к первым входам соответственно первого и второго сумматоров, выходы которых подключены к информационным входам соответственно первого и второго блоков ключей и вторым информационным входам соответственно первого и второго мультиплексоров, выходы первого и второго блоков памяти подключены к вторым входам соответственно первого и второго сумматоров, выход генератора тактовых импульсов подключен к тактовому входу третьего счетчика, выход переноса первого счетчика подключен к тактовому входу буферного регистра, 1727131