Устройство для возведения в квадрат

 

Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин. Цель изобретения - повышение быстродействия. Цель достигается введением N элементов И (где N - разрядность числа, возводимого в квадрат). Устройство содержит регистр 1 аргумента, регистр 2 результата, счетчик 3, комбинационный сумматор 4, группу элементов И 5, тактовый вход 6 устройства, информационный вход 7 устройства и выходы 8. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 7/552

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4778397/24 (22) 20,11.89 (46) 07.04.92. Бюл. ¹ 13 (71) Научно-исследовательский институт приборостроения (72) С.В,Квардаков и О.Е.Хромов (53) 681.325 (088.8) (56) Авторское свидетельство СССР

¹ 1137465, кл, G 06 F 7/552, 1983.

Авторское свидетельство СССР

N. 1417007, кл. G 06 F 7/552, 1988. (54) УСТРОЙСТВО ДЛЯ ВОЗВЕДЕНИЯ В

КВАДРАТ

„„!Ж„„1725219 А1 (57) Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных цифровых вычислительных машин. Цель изобретения— повышение быстродействия. Цель достигается введением N элементов И (где N — разрядность числа, возводимого в квадрат).

Устройство содержит регистр 1 аргумента, регистр 2 результата, счетчик 3, комбинационный сумматор 4, группу элементов И 5, тактовый вход 6 устройства, информационный вход 7 устройства и выходы 8. 1 ил, 1 3

| )

) а

,0

I >

1725219

Изобретение относится к вычислительной технике и может быть использовано п ри конструировании и разработке специализированных и универсальных цифровых вычислительных машин.

Известно устройство для возведения в квадрат, содержащее группу элементов

И, накапливающий сумматор, разрядные входы которого соединены соответственно с выходами элементов И группы, сдвиговый регистр, выход i-го разряда которого (i = 1, N = 2, где N — разрядность числа, возводимого в квадрат) соединен с первым входом i-го элемента И группы, прямой выход (N — 1)-го разряда регистра сдвига соединен с первым входом N-ro элемента И группы, инверсный выход (N—

1)-ro разряда регистра сдвига соединен с первым входом (N — 1)-го элемента И группы, вторые входы элементов И группы объединены и соединены с выходом N-го разряда регистра сдвига, вход сдвига регистра соединен с входом записи накапливающего сумматора и тактовым входом устройства, информационный вход которого соединен с информационным входом регистра сдвига.

Недостатком данного устройства является то, что число, возводимое в квадрат, поступает на вход устройства младшими разрядами, Наиболее близким по технической сущности и достигаемому эффекту к изобретению является устройство для возведения в квадрат. содержащее регистр аргумента, регистр результата, комбинационный счетчик, комбинационный сумматор, элемент И.

Сигналы сдвига в регистр аргумента поступают с входа устройства. С другого входа поступает число, возводимое в квадрат старшими разрядами вперед. При поступлении сигнала сдвига с входа в регистре суммы производится сдвиг на 2 разряда влево.

Управление записью суммы в регистр осуществляется элементом И по сигналу, поступающему с входа устройства.

Выходы N — 1 старших разрядов регистра аргумента соединены с первой группой входов комбинационного сумматора. В ыход младшего разряда регистра аргумента 1 соединен с входом младшего разряда регистра результата. На вход второго разряда регистра результата постоянно подается нулевой сигнал, к входам остальных 2N — 2 разрядов подключены выходы сумматора и комбинационного счетчика, а выходы 2N — 2 разрядов соединены с входами сумматора и комбинационного счетчика. Выход перено5

55 са из сумматора соединен со счетным входом счетчика.

Недостатком данного технического решения является низкое быстродействие.

Цель изобретения — увеличение быстродействия, а также упрощение регистра результата.

Поставленная цель достигается тем, что в устройстводля возведения в квадрат, содержащее регистр аргумента, регистр суммы, комбинационный счетчик, входы тактовой частоты регистра аргумента и регистра результата объединены и являются тактовым входом устройства, выходы комбинационного сумматора с 1-го по (N — 2)-й соединены с информационными входами регистра результата со 2-ro по (N — 1)-й соответственно, первые N — 1 выходов регистра результата являются выходами устройства с 3-го по (N+ 1)-й разряд, выходы и входы разрядов с 1-ro по (N — 1)-й комбинационного счетчика соединены с входами и выходами, начиная с N-ro разряда регистра результата, дополнительно введены N элементов И, причем первые входы с 2-го по N-й элементов И объединены и подключены к прямому выходу 1-го разряда регистра аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход которого соединен с первым информационным входом регистра результата, прямые выходы разрядов регистра аргумента с 3-го по

N-й соединены с вторыми входами соответствующих элементов И, прямой выход 2-ro разряда регистра аргумента одновременно соединен с вторыми входами 1-го и 2-го элементов И и является выходом первого раз" ряда устройства, выходы элементов И с 4-го по N-й соединены с первыми входами с 2-го по (N — 2)-й разрядов комбинационного сумматора, выходы 2-ro и 3-ro элементов И соединены с 1-м и 2-м входами 1-го разряда комбинационного сумматора, выходы регистра суммы с 1-ro по (N — 1)-й — с вторыми входами разрядов с 2-ro по (М вЂ” 2)-й комбинационного сумматора, выход переноса которого соединен с информационным входом (2N — 1)-й разряда регистра результата, выход которого соединен со счетным входом комбинационного счетчика, выходы которого являются выходами устройства с (N+2)-го по 2N-й разряды и выход устройства, соответствующий второму разряду, подсоединен к общей шине устройства.

На чертеже изображена функциональная схема устройства.

Устройство для возведения в квадрат содержит регистр 1 аргумента, регистр 2 результата, комбинационный счетчик 3, 1725219

30

Т1 = пхТц1, 55 (2) Т1=2хпхТт1, комбинационный сумматор 4, группу элементов И 5, тактовый вход 6, информационный вход 7, выходы 8.

Первые входы с второго по N-й элемента И 5 объединены и подключены к прямому выходу первого разряда регистра 1 аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход первого элемента И соединен с первым информационным входом регистра 2 результата. Прямые выходы разрядов регистра 1 аргумента с 3-ro no N-й соединены с вторыми входами соответствующих элементов И

5, прямой выход 2-го разряда регистра 1 аргумента одновременно соединен с вторыми входами 1-ro и 2-го элементов И 5 и является выходом 1-ro разряда устройства, выходы элементов И с 4-го по N-й соединены с первыми входами с 2-го по (К-2)-й разрядов комбинационного сумматора, выходы

2-ro и 3-го элементов И соединены с 1-м и

2-м входами 1-го разряда комбинационного сумматора. Выходы регистра 2 результата с

1-го по (N — 3)-й разрядов соединены с вторыми входами разрядов с 2-го по (N — 2)-й комбинационного сумматора 4, выход переноса сумматора 4 соединен с информационным входом (2N — 1)-го разряда регистра 2 результата, выход которого соединен со счетным входом комбинационного счетчика 3. Выходы комбинационного сумматора с 1-ro no (N — 2)-й соединены с информационными входами регистра 2 результата с 2-го по (N-1)-й соответственно. Первые N-1 выходов регистра 2 результата являются выходами устройства с 3-го по (N+1)-й разряд, выходы и входы разрядов с 1-го по (N — 1)-й разряд комбинационного счетчика соединены с входами и выходами, начиная с N-го разряда регистра 2 результата. Выходы комбина- 40 ционного счетчика 3 также являются выходами устройства с (M+2)-ro по (2N)-й разряд. Выход устройства, соответствующий 2-му разряду, подсоединен к общей шине устройства. Тактовые входы регистра

1 аргумента и регистра 2 результата объединены.

Устройство работает следующим образом.

Для отыскания квадрата числа необходимо выполнить N циклов. В исходном состоянии сдвиговый регистр 2 и накапливающий сумматор 4 сброшены в

"0".

Первый цикл. На вход 7 устройства подается старший разряд Х1 числа, возводимого в квадрат, и на тактовый вход 6 подается сигнал С1. Разряд Х1 записывается в 1-й разряд сдвигового регистра 1. С выходов регистра 1 аргумента записанное число поступает на входы элементов И 5. С первого элемента И 5 сигнал поступает на первый вход регистра 2 результата. С остальных выходов схем И 5 сигнал поступает на входы комбинационного сумматора, складывается с числом, записанным в регистре 2 результата с 3-го по (N-1)-й разряд, и поступает на входы с 2-ro по (N-1)-й регистра результата.

Второй цикл. На вход 7 подается второй разряд Х2 числа и на тактовый вход 6 сигнал

С1. Полученный результат суммирования с выходов сумматора 4 и комбинационного счетчика 3, а также сигнал с выхода первого элемента И 5 переписывается в регистр 2 результата. Разряд Х1 переписывается во

2-й разряд регистра 1 аргумента, Х2 записывается в первый разряд сдвигового регистра

1. Записанное число с выходов сдвигового регистра 1 аргумента поступает на входы схем И 5, С 2-ro no N-й выходы элементов И

5 сигнал поступает на входы сумматора, где складывается с числом, записанным в регистре 2 результата с 3-го по (N — 1)-й разряд, и поступает на входы со 2-го по (N — 1)-й регистра 2 результата. С выхода 1 элемента И 5 сигнал поступает на первый информационный вход регистра 2 результата. С выхода

2N — 1 регистра 2 результата на счетный вход комбинационного счетчика 3 поступает сигнал переноса, который суммируется с содержимым регистра результата с N-ro no (2N — 3)-й разряды и со сдвигом на два разряда влево поступает на входы с (N+2)-й по (2N-2)-й регистра 2 результата.

Аналогичным образом выполняются и оставшиеся N — 2 цикла. После завершения последнего (N — 2)-ro цикла в регистре 2 результата будут записаны с 3-го по (N+1)-й младшие разряды результата, а в комбинационном сумматоре — с (N+ 2)-го по 2N-й старшие разряды результата. Первый младший разряд берется с 2-го выхода регистра аргумента, а второй разряд всегда равен

"Лог.0".

Технико-экономические преимущества.

Время вычисления квадрата и-разрядного числа известным устройством равно где Т1 — время вычисления известным устройством;

Тц1 — длительность одного цикла работы известного устройства.

Согласно описанию изобретения один цикл работы известного устройства равен двум тактам, поэтому

1725219 где Тт1 — длительность одного такта работы известного устройства.

За один такт в известном устройстве должен распространиться сигнал переноса от младшего разряда комбинацион- 5 ного сумматора 4 до старшего разряда комбинационного счетчика 3, а затем результат сложения должен быть записан в регистр, Поэтому Т1 можно вычислить по формуле 10 (3) Тт1 = (n — 1)хТр + Тз, где Тр — время распространения переноса в одном разряде; 15

Тз — время записи в регистр.

Общая формула для Т1 принимает вид

Т1 =- 4xnx (и — 1)хтр+ 2хпхтз. (4) 20

В предлагаемом устройстве время вычисления квадрата и-разрядного числа равно

Т2 = пхТц2, (5) где Т2 — время вычисления предлагаемым устройством;

Тц2 — длительность цикла предлагаемо- 30 го устройства.

Поскольку у предлагаемого устройства один цикл состоит из одного такта, то (6) 35

Т2 =- nxTT2, где Тт2 — длительность одного такта работы и редл а гаемого устройства.

В предлагаемом устройстве распространение сигнала переноса в комбинацион- 40 ном сумматоре 4 и комбинационном счетчике 3 происходит одновременно, поэтому длительность такта Тт2 равна

Тт2 = (n — 1)хТрхТз, Общая формула для Т2 имеет вид

Тт2 = nx(n — 1)хТр+ пхТз. (8) 50

Сравнение формул (4) и (8) показывает, что Т2 меньше Т1 по крайней мере в два раза. При увеличении и это отношение приближается к 4. Таким образом, быстродействие предлагаемого устройства в 2-4 раза больше известного.

Формула изобретения

Устройство для возведения в квадрат, содержащее регистр аргумента, информационный вход которого является информационным входом устройства, а тактовый вход объединен с тактовым входом регистра результата и подключен к тактовому входу устройства, комбинационный сумматор, выходы которого с первого no (n — 2)-й соединены с информационными входами разрядов регистра результата с второго по (n — 1)-й соответственно, разрядные выходы с первого по (n — 1)-й которого являются разрядными выходами устройства с третьего по (n+1)-й соответственно, выходы и входы разрядов с первого по (n — 1)-й счетчиков соединены соответственно с входами и выходами разрядов с п-го по (2n — 2)-й регистра результата, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены

N элементов И, причем первые входы с второго по N-й элементов И объединены и подключены к прямому выходу первого разряда регистра аргумента, инверсный выход которого соединен с первым входом первого элемента И, выход которого соединен с информационным входом первого разряда регистра результата, прямой выход второго разряда регистра аргумента соединен с вторыми входами первого и второго элементов

И и является первым разрядным выходом устройства, прямые выходы разрядов регистра аргумента с третьего по N-й соединены с вторыми входами одноименных элементов

И, выходы второго и третьего элементов И соединены с первым и вторым входами первого разряда комбинационного сумматора, первые входы разрядов с второго по (N — 2)-й которого подключены к выходам элементов

И с четвертого по N-й, а вторые входы — к выходам разрядов с первого по (N — 1)-й регистра результата, вход и выход (2n — 1)-ro разряда которого соединен соответственно с выходом переноса комбинационного сумматора и счетным входом счетчика, выходы которого являются разрядными выходами с (К+2)-го по 2N-й устройства, выход второго разряда устройства подключен к общей шине устройства,