Шифратор позиционного кода
Изобретение относится к автоматике и может использоваться в устройствах кодирования информации. 'Формирование на выходах группы 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поочередного прямого и обратного кода счетчика 2 импульсов в течение каждого периода следования импульсов генератора 1 обеспечивает упрощение шифратора при сохранении высокого быстродействия. Шифратор содержит блок 4 ввода информации, мультиплексор 5. триггер 6, информационные 7 и управляющий 8 выходы. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) () 1) (51)5 Н 03 М 7/00
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4765177/24 (22) 04.12.89 (46) 30.01.92. Бюл. М 4 (71) Опытно-конструкторское бюро "Иртыш" (72) Е.Г.Гросфельд (53) 681.325(088.8) (56) Боровский ВЛ. и др. Справочник по схемотехнике для радиолюбителя. Под ред.
В.П,Боровского, Киев: Техника, 1989, с. 332, рис. 15, 19б, Авторское свидетельство СССР
М 1631728, кл, Н 03 M 7/00, 1989. (54) ШИФРАТОР ПОЗИЦИОННОГО КОДА
Изобретение относится к автоматике и может быть использовано в устройствах кодирования информации, Целью изобретения является упрощение шифратора.
На чертеже представлена функциональная схема шифратора, который содержит генератор 1 импульсов, счетчик 2 .импульсов, группу 3 элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ, блок 4 ввода информации, мультиплексор 5, триггер 6, информационные и управляющий выходы 7 и 8.
Шифратор работает следующим образом.
После включения шифратора генератор
1 начинает непрерывно формировать импульсы, имеющие скважность, равную двум.
При наличии на всех выходах блока 4 уровней логического "0", на инверсном выходе мультиплексора 5, управляющем входе триггера 6 и на выходе 8 действует уровень логической "1". (57) Изобретение относится к автоматике и может использоваться в устройствах кодирования информации. Формирование на выходах группы 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ поочередного прямого и обратного кода счетчика 2 импульсов в течение каждого периода следования импульсов генератора 1 обеспечивает упрощение шифратора при сохранении высокого быстродействия. Шифратор содержит блок 4 авода информации, мультиплексор 5, триггер 6, информационные 7 и управляющий 8 выходы. 1 ил.
Триггер 6 является триггером со статическим управлением по управляющему входу, запись информации в него возможна только во время действия уровня логической "1" на управляющем входе, а при уровне логического "0" на этом входе изменение сигнала на информационном входе не влия- С ет на состояние триггера 6, т.е, триггер 6 находится в режиме хранения. Благодаря этому до тех пор, пока на выходе мультиплексора 5 действует уровень логической
"1", выходной сигнал триггера 6 повторяет сигнал, поступающий на его информационный вход с выхода генератора 1, Под действием выходного сигнала триггера 6 счетчик
2 в пределах его емкости формирует на своих выходах параллельный нарастающий двоичный код, частота смены значений которого равна частоте следования импульсов генератора 1, Кроме того, выходной сигнал триггера 6 осуществляет управление группой 3 элементов ИСКЛЮЧАЮЩЕЕ
1709535
Формула изобретения
Составитель M. Никуленков
Техред М.Моргентал Корректор С, Черни
Редв«тор Н. Коляда
Заказ 437 Тираж " Подписное
ВНИЮЙИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5
Производственно-издательский комбинат "Патент", г. ужгород, ул.Гагарина, 1Ь
ИЛИ, В результате эа время каждого периода выходного сигнала триггера 6, на выходы группы 3 элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ выдается прямое и инверсное значе.ние кода, сформированного счетчиком 2.
Таким образом, частота смены значений кода на выходах группы 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ в два раза выше частоты смены значений кода на выходах счетчика 2 и частоты следования импульсов генератора 1, Мультиплексор 5 в соответствии с последовательностью кодов, поступающих на его адресные входы с выходов группы 3 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, осуществ- ляет поиск активного выхода блока 4. Опрос выходов блока 4 ведется мультиплексором
5 прпарно (последовательно в каждой паре) от крайних выходов к средним. а опрос одной пары выходов производится за один период сигнала генератора 1. При обнаружении активного выхода блока 4 (на котором установлен уровень логической "1") на инверсном выходе мультиплексора 5, управляющем входе триггера 6 и на выходе 8 формируется уровень логического."0". Триггер 3 переводится в режим хранения, на его выходе сохраняется тот логический уровень сигнала, который действовал в момент обнаружения шифратором активного выхода блока 4. В зависимости от то1.о, какой конкретно логический уровень установлен в это время на выходе триггера 6, группа 3 элементов ИСКЛЮЧАЮЩЕЕ.ИЛИ транслирует на выходы 7 шифратора либо прямой, либо инверсный код, хранящийся в этот момент времени в счетчике 2. Двоичный код на выходах 7 представляет номер активного выхода блока 4.
5 При снятии уровня логической "1" с ранее активизированного выхода блока 4 элементы шифратора возвращаются в исходное состояние, обеспечивающее продолжение счета счетчиком 2 и возобновле-, 10 ние процесса опроса выходов блока 4.
Шифратор позиционного кода, содер15 жащий блок ввода информации, выходы которого соединены с соответствующими информационными входами мультиплексора, счетчик, выходы которого соединены с первыми входами соответствующих элемен20 тов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых являются информационными выходами шифратора, и генератор импульсов, отличающийся тем, что, с целью упрощения шифратора, в него введен триг25 гер, выход генератора импульсов соединен с информационным входом триггера, выход которого соединен с входом счетчика и вторыми входами элементов ИСКЛЮЧАЮЩЕЕ
ИЛИ группы, адресные входы мультиплек30 сора соединены с выходами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выход мультиплексора соединен с управляющим входом триггера и является управляющим выходом шифратора.
