Многоканальный коммутатор

 

Изобретение относится к информационно-измерительной технике и может быть использовано в аппаратуре контроля монтажа. Цель изобретения - повышение производительности коммутации. Коммутатор содержит счетчики 1 и 2, мультиплексоры 5 и 9. запоминающее устройство 8, злементы 3 и 10 задержки, триггер 12, дешифратор 6. злемент 2И-НЕ 11 и формирователи 4 и 7. 1 ил.сгИVi8I

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 G 01 R 31/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ (21) 4785627/21 (22) 20.11.89 (46) 30.01.92. Бюл, N. 4 (75) В;Н;Абозин (53) 621:375.4 (088.8) (56) Приходько В.И.. Подунаев Г.А. Автоматизация контроля электрического монтажапри производстве судовой РЭА. Л.: Судостроение, 1985.

Викторов Б.H., Чурабо Д.Д. Конструиро вание контрольно-измерительной аппаратуры для ЭВМ. М.: Машиностроение, 1979.

„„5U„„1709249 А1 (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР (57) Изобретение относится к информационно-измерительной технике и может быть использовано в аппаратуре контроля монтажа. Цель изобретения — повышение производительности коммутации. Коммутатор содержит счетчики 1 и 2, мультиплексоры 5 и 9, запоминакнцее устройство 8, элементы 3 и 10 задержки, триггер 12, дешифратор 6, элемент 2И-HE 11 и формирователи 4 и 7. 1 ил.

1709249

25

35

Изобретение относится к информационной измерительной технике и может быть использовано в аппаратуре для контроля монтажа.

Известно устройство для контроля монтажа, в котором многоканальный коммутатор выполнен в виде дешифратора (для ввода признака в контрольные точки) и мультиплексора (для считывания потенциалов с контрольных точек).

Недостаток указанного устройства обусловлен низкой производительностью контроля. В процессе контроля дешифратор последовательно вводит признак в каждую последующую точку монтажной схемы, хотя из этой процедуры можно исключить контрольные точки, вошедшие .в ранее обнаруженные цепи.

Известен также ряд технических решений, обеспечивающих повышение производительности контроля путем изменения алгоритма опроса контрольных точек, Цель изобретения — повышение производительности коммутатора.

Укаэанная цель достигается тем, что в многоканальный коммутатор, содержащий первый двоичный счетчик, информационные входы которого являются входами коммутатора, дешифратор, входы которого соединены с информационными выходами первого счетчика, мультиплексор, информационные входы которого соединены с со, тветствующими выходами дешифратора и одновременно являются входами-выходами коммутатора, подключаемыми к объекту коммутации, выход мультиплексора является информационным выходом коммутатора, второй двоичный счетчик, информационные входы которого являются входами коммутатора, а информационные выходы соединены с адресными входами мультиплексора, введены двухвходовый мультиплексор, запоминающее устройство, элемент 2И-НЕ, RS-триггер, первый и второй элементы за. держки, первый и второй одновибраторы, При этом первый вход двухвходового . мультиплексора соединен поразрядно с информационными выходами первого счетчика, а второй вход является входом коммутатора и используется для начальной загрузки запоминающего устройства. Управляющий вход двухвходового. мультиплексора является входом коммутатора и используется для перевода его иэ режима загрузки в рабочий режим, информационные выходы мультиплексора поразрядно соединены с адресными входами запоминающего увтройства. Информационный вход и вход управления режимом "4тение/запись" запоминающего устройства являются входами коммутатора, Информационный выход запоминающего устройства соединен с первым входом элемента 2И-НЕ и одним из входов первого одновибратора, второй вход первого одновибратора является входом коммутатора и используется для запуска коммутатора. Выход первого одновибратора соединен с входом первого элемента задержки и одновременно с входом второго элемента задержки и со счетным входом первого двоичного счетчика. Выход первого элемента задержки соединен с вторым входом элемента 2И-НЕ. Выход элемента 2И вЂ” НЕ соединен с инверсным

R-входом RS-триггера. Вход S RS-триггера является входом коммутатора и используется для подачи в коммутатор сигнала готовности внешнего устройства к приему кода адреса коммутируемой точки. Выход RSтриггера соединен с входом выборки кристалла дешифратора и одновременно является выходом коммутатора, на который поступает сигнал готовности коммутатора к выдаче кода адреса коммутируемой точки.

Выход второго элемента задержки соединен с. вторым входом второго одновибратора, первый вход которого используется для начальной загрузки запоминающего устройства и является входом коммутатора.

Инверсный. выход второго одновибратора соединен с входом выборки кристалла запоминающего устройства.

На чертеже изображена функциональная схема многоканального коммутатора, Многоканальный коммутатор содержит счетчики 1 и 2; элемент 3 задержки, одновибратор 4, двухвходовый мультиплексор 5, дешифратор 6, одновибратор 7, оперативное запоминающее устройство 9, элемент

10 задержки, элемент 2И вЂ” НЕ 11 и RS-триггер 12, Коммутатор работает следующим образом.

В запоминающее устройство заносятся адреса точек (в позиционном коде), в которые не должен вводиться измерительный потенциал. Для этого мультиплексор 5 переводится на направление В и на входы 00 — 0п подается адрес точки, на вход Dl — потенциал "0", вход R/W переводится в режим записи и на вход RA подается импульс отрицательной полярности. Аналогично выполняют для всех последующих адресов,.После окончания загрузки по адресам блокируемых точек (в которые не надо вводить потенциал) будут записаны "0".

При переводе коммутатора в рабочее состояние мультиплексор 5 переключается на направление А, запоминающее устройство 8 переводится в режим считывания, на

1709249 входы R1, R2 и SR подается сигнал сброса.

В счетчик 2 через входы DO-Dn загружается адрес первой точки ввода потенциала (этот адрес может быть равен нулю) и на вход RB подается отрицательный запускающий имn: л ьс.

Время задержки в элементе 3 выбрано таким, что сигнал выборки кристалла запо- минающего устройства 8 появляется на выходе одновибратора 4 после того, как произойдет увеличение на единицу содержимого счетчика 2 и данные с его выхода через вход А мультиплексора 5 поступят на адресные входы запоминающего устройства 8, Время задержки сигнала в элементе 10 выбрано таким, что сигнал на его выходе появляется после считывания информации . no соответствующему адресу из запоминающего устройства 8. Таким образом, если по заданному адресу B запоминающем устройстве записано значение, соответствующее

"0, на выходе одновибратора 7 формируется одиночный импульс, который увеличивает на единицу содержимое счетчика 2, инициирует запуск одновибратора 4, и цикл повторяется.

Если по выбранному адресу записана

"1", то после прихода с выхода элемента 10 фронта положительного импульса на выходе элемента 11 появляется потенциал "0", что приводит к опрокидыванию триггера 12.

При этом происходит подключение дешифратора 6 (С$ = О) и на выходе CN появляется потенциал "0", свидетельствующий о вводе потенциала в одну из контрольных точек

К1-Km. Затем производится опрос контрольных точек в соответствии с одним иэ известных алгоритмоа — ("каждая точка с каждой", "каждая точка с каждой из последующих" и т.д.). Дешифратор 6 имеет выходы с открытым коллектором (через нагрузочные резисторы связанные с положительной шиной источника питания), и все контрольные точки, гальванически связанные с активизированной, также приобретают потенциал "0".

Контрольные точки опрашиваются или путем последовательной подачи синхроимпульсов на вход CLK и опроса выхода 0 на наличие потенцйала "0" и путем записи кода адреса опрашиваемой точки в счетчик 1 и опроса выхода 0К. Появление на выходе DK потенциала "0" свидетельствует о наличии гальванической связи между контрольными точками, и содержимое счетчиков 2 и 1 можно рассматривать как адреса точек ввода измерительного потенциала и считывания равного ему потенциала с контрольной точки монтажной схемы (адресов точек начала и конца элементарной гальванической свяэи между контактами). При обнаружении точки, гальванически связанной с активизированной, ее адрес регистрируется в памяти устройства управления и одновременно по5

10 ступает на входы 00-Dn. Управлением по входу S мультиплексор 5 переводится на направление В, и адрес точки поступает на адресные входы запоминающего устройства 8. По входу R/W запоминающее устройство 8 переводится в режим записи, на вход

Di подается потенциал "1", а на вход RA— отрицательный импульс. Одновибратор 4 вырабатывает отрицательный импульс. который поступает на вход CS запоминающеАналогичная процедура может быть проведена для любой обнаруженной гальванической связи, тогда все адреса обнаруженных в предыдущих циклах опроса контрольных точек не будут участвовать в последующих циклах ввода потенциала в контрольные точки. После считывания адресов всех точек монтажной схемы, связанных

25 с активизированной, производится сброс триггера 12 по входу SR и инициируется цикл ввода потенциала в очередную контрольную точку отрицательным фронтом импульса, поступающего на вход RB одновибратора 7.

Предлагаемый коммутатор имеет пять режимов работы.

1. Начальная установка. Состояния вхо30

35 дов: С1=сг=сiк=яг=о; Я1=0; ВА=ЯВ=SR=1

На входы R1 и R2 в любой последовательности или одновременно подаются импульсы начальной установки положительной полярности, а на вход SR — импульс отрицательной полярности.

2. Загрузка счетчика 2, Состояния входов: C1=C2=R1=R2=CLK=O; RA=RB=SR=1; состояния других входов произвольные. На входы DO — Dn подается код адреса точки ввода потенциала, на вход С2 — положительный импульс.

3. Загрузка счетчика 1. Состояние.åõî40

45 дов: C1=C2=R1=R2=CLK=0; RA=88=SR-1; состояния остальных входов произвольные.

На входы 00-Оп подается код адреса опрашиваемой точки, а на вход Cl — положительный.импульс.

4. Загрузка запоминающего устройства.

Состояния входов: S=1; Dl=1; R/W=0;

RA=RB=SR=1; C1=C2=R1=R2=CLK=0; состояния остальных входов произвольные. На входы 00-Dn-подается код адреса маскиру50

55 емой точки. а на вход RA — отрицательный .импульс.

15 ro устройства 8, и в него записывается позиционный код адреса обнаруженной точки.

1709249

25

35

5. Работа устройства. Состояния входов: C1=C2=R1=82=CLK=O; RA=RB=SR=R/

Nl= — 1; состояния остальных входов произвольные. На вход RB подается отрицательный импульс, При наличии в устройстве 8 по данному адресу "0" (признак маскированил точки) происходит запуск одновибратора 7, содержимое счетчика 2 инкрементируется и через элемент 3 запускается одновибратор

4. Цикл считывания из устройства 8 повторяется. Так происходит до тех пор, пока по данному адресу о устройстве 8 не будет обнаружена "1". При этом триггер 12 опрокидывается и производится подключение дешифратора 6 по входу CS к контрольной точке, В остальном работа устройства не отличаетсл от работы известных. Элемент

10 задержки преплтствует опрокидыванию триггера 12 при запуске устройства по входу

RB.

Предлагаемый коммутатор характеризуется тем, что в каждую контрольную точку активизирующий ее потенциал вводится однократно (в известных устройствах для кон- . троля монтажа осуществляется многократный ввод). Коммутатор позволяет избирательно исключать из рассмотрения контрольные точки, что особенно важно при контроле печатных плат о универсальных контактных устройствах (количество контактов в них избыточно по отношению к реально необходимому для контроля данной платы) и при контроле частично проверенных плат, например после ремонта, когда не требуется повторно проверять все цепи.

В коммутаторе использовано быстродействующее запоминающее устройство

К132РУ4, имеющее время выборки адреса, соизмеримое с временем переключения элементов, выполненных по ТТЛ-технологии. Элемейты задержки выполнены на

КМДП-элементах.

Формула изобретения

Многоканальный коммутатор, содержащий первый счетчик, дешифратор, входы которого соединены с информационными выходами первого счетчика, мультиплексор, информационные входы которогО соединены с соответствующими выходами дешифрэтора и одновременно являются входами-выходами коммутатора, подключаемыми к обьекту коммутации, выход мультиплексора является информационным выходом коммутатора, второй счетчик, информационные выходы которого соединены с адресными входами мультиплексора, о тл и ч а ю шийся тем, что, с целью повышения производительности коммутации, он содержит двухоходовый мультиплексор, один из входоо которого соединен с информационными выходами первого счетчика, а второй вход является входом коммутатора, управляющий вход двухвходового мультиплексора является входом коммутатора, оперативное запоминающее устройство, адресные входы которого соединены с выходами двухвходового мультиплексора. информационный и управляющий входы запоминающего устройства являются входами коммутатора, первый одновибратор, один иэ входов которого соединен с информационным выходом запоминающего устройства, а второй вход является входом коммутатора, первый элемент задержки, вход которого соединен с выходом первого одновибратора, элемент 2И вЂ” НЕ, первый вход которого соединен с выходом запоминающего устройства, а второй вход соединен с выходом первого элемента задержки, RS-триггер, вход R которого соединен с выходом элемента 2И вЂ” НЕ, а вход S является входом коммутатора, прямой выход RSтриггера соединен с входом выборки кристалла дешифратора и одновременно является выходом коммутатора, второй элемент задержки, вход которого соединен с выходом первого одновибратора и одновременно со счетным входом первого счетчика, второй одновибратор, один из входов которого соединен с выходом второго элемента задержки, а второй вход является входом коммутатора, инверсный выход второго одновибратора соединен с входом выборки кристалла запоминающего устройства, входы управления обоих счетчиков и счетный вход второго счетчика являются входами коммутатора, информационные выходы обоих счетчиков являются выходами коммутатора, причем время распространения сигнала в первом элементе задержки равно сумме времен распространения сигнала со счетного входа первого счетчика через первый вход двухвходового мультиплексора до адресных входоо запоминающего устройства и времени выборки адреса о запоминающем устройстве, а время распространения сигнала во втором элементе задержки равно времени распространения сигнала с первого входа второго одновибратора до выхода запоминающего устройства.