Устройство сглаживания сигнала цифроаналогового преобразователя

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования цифровой информации в аналоговую. Цель изобретения - повышение информационной надежности за счет упрощения устройства . Устройство сглаживания сигнала цифроаналогового преобразователя содержит цифроаналоговый преобразователь 1, О-триггер2, блокЗ интегрирования, первый 4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения, Блок 3 интегрирования выполнен в виде операционного усилителя 8, первого 9 и второго 10 резисторов и конденсатора 11. Положительный эффект обеспечивается за счет введения отрицательной обратной связи с выхода на вход интерполятора. 1 ил. СО С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (ю5 Н 03 М 1/68

/ ОСУДАРСТВЕННЫЙ КОМИТЕТ

ЛО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ йан

Я йихр (21) 4710364/24 (22) 26.06,89 (46) 30.11.91. Бюл. № 44 (71) Специальное конструкторское бюро испытательных машин Производственного объединения "Точмашприбор" (72) Ю.Д.Прокопенко, М.О.Саносян и

А.B. Шаман и н (53) 681.325(088.8) (56) Титце У, и др. Полупроводниковая схемотехника, — М,: Мир, 1983.

Патент США ¹ 4573033, кл. 340/347 ДА, 1983, (54) УСТРОЙСТВО СГЛАЖИВАНИЯ СИГНАЛА ЦИФРОАНАЛОГОВОГО IlPE06PA30ВАТЕЛЯ. Ж, 169550б А1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования цифровой информации в аналоговую. Цель изобретения — повышение информационной надежности за счет упрощения устройства. Устройство сглаживания сигнала цифроаналогового преобразователя содержит цифроаналоговый преобразователь 1, D-триггер 2, блок 3 интегрирования, первый

4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения, Блок 3 интегрирования выполнен в виде операционного усилителя 8, первого 9 и второго 10 резисторов и конденсатора 11. Положительный эффект обеспечивается за счет введения отрицательной обратной связи с выхода на вход интерполятора. 1 ил.

1695506

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах преобразования цифровой информации в аналоговую.

Цель изобретения — повышение информационной надежности за счет упрощения устройства.

На чертеже изображено устройство, функциональная схема, Устройство сглаживания сигнала цифроаналоговогоо и реобразовател я содержит цифроаналоговый преобразователь 1, Dтриггер 2, блок 3 интегрирования, первый 4 и второй 5 ключи, первое 6 и второе 7 устройства выборки и хранения. Блок 3 интегрирования выполнен в виде операционного усилителя 8, первого 9 и второго 10 резисторов и конденсатора 11.

Устройство сглаживания сигнала цифроаналогового преобразователя работает следующим образом.

В момент прихода импульса синхронизации (данный импульс поступает одновременно со сменой значения преобразуемого кода) новое значение кода записывается в цифроаналоговый преобразователь 1, а 0 триггер 2 изменяет свое состояние (например, на его прямом выходе формируется уровень "Лог. О"), При этом первое устройство 6 выборки и хранения переводится в режим хранения информации, первый ключ

4 замыкается, второй ключ 5 размыкается, а второе устройство 7 выборки и хранения переводи ся в режим слежения за выходным сигналом блока 3 интегрирования, Сигнал с выхода цифроаналогового преобразователя 1, соответствующий новому значению преобразуемого кода, поступает на второй вход блока 3 интегрирования, на первый вход которого поступает сигнал, соответствующий предыдущему значению преобразуемого кода. Таким образом, блок 3 интегрирования формирует на своем выходе и выходе всего устройства в целом сигнал, пропорциональный разности напряжений, соответствующих текущему и предыдущему значениям преобразуемого кода, Этот разностный сигнал интерполируется и на выходе устройства за интервал квантования At будет формироваться линейно изменяющееся напряжение..

Постоянная время блока 3 интегрирования, выполненного на основе операционного усилителя 8 с конден= àòîðîì 11 в цепи обратной связи, выбирается такой, чтобы за интервал квантования Л t напряжение на его выходе линейно изменялось на величину, пропорциональную разности входных

55 напряжений. Эта постоянная времени обеспечивается соответствующим выбором сопротивлений резисторов 9 и 10.

Напряжение с выхода блока 3 через поочередно работающие устройства 6 и 7 аыборки и хранения и электронные ключи 4 и

5 подается на второй его вход.

Подключение выходного сигнала операционного усилителя 8 к его инвертирующему входу приводит к появлению отрицательной обратной связи, действующей с запаздыванием на величину квантования

A t цифроаналогового преобразователя.

Отрицательная обратная связь компенсирует погрешности, вызванные током утечки интегрирующей емкости, исключает явление насыщения блока интегрирования, устраняет необходимость разряда интегрирующей емкости в конце каждого периода квантования, улучшая тем самым качество выходного сигнала устройства сглаживания сигнала цифроаналогового преобразователя, Формула изобретения

Устройство сглаживания сигнала цифроаналогового преобразователя, содержащее цифроаналоговый преобразователь, информационные входы и входсинхронизации которого являются соответственно входной шиной преобразуемого кода и входной шиной синхронизации, триггер, инверсный и прямой выходы которого соединены с управляющими входами соответственно первого и второго ключей, выход последнего соединен с первым входом блока интегрирования, выход которого является выходной шиной, информационные входы первого и второго ключей соеди н ен ы с вы ходами соответственно перво о и второго устройств выборки и хранения, о тл и ч а ю щ е е с я тем, что, с целью повышения надежности за счетупрощения устройства, триггер выполнен в виде

D-триггера, вход синхронизации которого объединен с входом синхронизации цифроаналогового преобразователя, а информационный вход соединен с инверсным выходом D-триггера, выход блока интегрирования соединен с информационными входами первого м второго устройств выборки и хранения, управляющие входы которых объединены с управляющими входами соответственно первого и второго ключей, выход первого ключа объеди-. нен с выходом второго ключа, выход цифроаналогового преобразователя соединен с вторым входом блока интегрирования.