Динамический регистр сдвига

Авторы патента:

G11C19/28 - с использованием полупроводниковых приборов (G11C 19/14, G11C 19/36 имеют преимущество)

Изобретемте относится к автоматике и вычислительной технике и может быть использовано для хранения и сдвига информации. Цель изобретения - расширение области применения регистра за счет возможности выполнения реверсивного сдвига. Регистр содержит элементм памяти, разбитые на три группы, в каждый элемент памяти дополнительно введены второй транзистор записи и второй транзистор управления сбросом. 2 ил.

СО 03 СОВЕТСКИХ

СОЦИЛЛИСТИЧЕСКИХ

РЕСПУБЛИН

„.,SUÄÄ 1671047 А 1 (51) 5 С 11 С 19/28

ГОСУДЛРСТВЕККЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР ь ° ьt, А б

ОПИСАНИЕ ИЗОБРЕТЕНИ4

Н АВТОРСИОМУ СВИДЕТЕЛЬСТВУ

° °, и транзистора управления предустановкой 16. Кавдьаь ЭП.ииеет ввод 17 и выход 18. Па фиг. 1 показаны также левый 19 и правый 20 последовательные входы регистра, левый 21 и правый 22 выходы записи, левый 23 и правый 24 входы сброса регистра.

На фиг. 2 показаны следуюшие напряжения: U4 U5 U6 вЂ” на тактовьос вход "е

Мв дах 4,5,6 017, - на входе 18 i-ro

ЭП, i 1,4; 015; - на затворе тран- С0 эистора 15 i-ro ЭП; U14; вЂ” на затво ре транзистора 14 i-го ЭП; U10; иа выходе i-ro ЭП.

Описание работы устройства дано на примере четырех последовательно соединенных ЭП (фиг,- 1). Если до поступления управляюцего напряжения дв на тактовый вход 4, соединенный с пер. вым ЭП, на входе 17 напряжение соответствует логическому "0" (на фиг.2 эта ситуация в момент t<-t7 на входе первого ЭП), то в этом ЭП ключевой (46) 23.09.92. Г>юл. Р 35 (21) 46 15803/24 (22) 05. 12.88 (72) Л.В. Вехтеров, В.Г. Десятков и Н.П. Путырина (53) 68 1.327ебб(088.8) (56) Цило В.П. Популярные цифровые микросхемы. вЂ” И.: Радио и связь, 1987, с. 130-132, 261-266.

Лвторское свидетельство СССР

Р 1146731, кл. С 11 С 19/28, 1987.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для хранения и сдвига информации.

Целью изобретения является расширение области применения регистра эа счет возиожности выполнения реверсивного сдвига, Иа фиг. 1 приведена принципиальная электрическая схема регистра; на фиг. 2 вЂ” временные диаграммы напряжений при сдвиге вправо и влево.

Регистр содержит элементы памяти

1,2,3, Имеющие соответственно тактовые входы 4,5,6 и подключенные к шине нулевого потенциала 7. Каждый элемент памяти (ЭП) состоит из ЯП-варактора

8, ключевого транзистора 9, первого

1О и второго 11 транзисторов записи, первого 12 и второго 13 транзисторов управления сбросом, транзистора сброса 14, транзистора предустановки 15 (54) ДИНЛИИЧЕСКИЙ РЕГИСТР СДВИГА (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для хранения и сдвига информации. Цель иэобретения вЂ” расширение области применения регистра за счет воэможности выполнения реверсивного сдвига, Регистр содержит элементи памяти, разбитые на три группы, в каждыйл элемент памяти дополнительно введены второй транзистор записи и второй транзистор управления сбросом.

2 ил.

1671047 транзистор 9 н транзис!тор управления предустановкой 16 закрыты, так как их затворы соединены с входом 17, и управляющее напряжение, поступающее на соответствующий вход управления, не проходит на транзистор предустановки !

5 и на выход 1О этого ЭП, а в соседние ЭП через первый 1О и второй

11 транзисторы записи, открывающиеся 10 под действием управляющего папряжеиия (момент t> -t ), запишется напряжение логического "0" (на входы 17).

Если же до поступления управляющего!5 напряжения на тактовый вход, соединенный с вторым ЭП (момент t t ) на входе !7 напряжение соответствует логической "!", то ключевой транзистор 9 и транзистор управления предустанов- 20 кой 16 открыты н управляющее напряжеwe проходит на затвор транзистора, предустановки 15 (U!5 ), открывая его и соединяя затвор транзистора сброса !

4 с шиной 7, т.е. закрывая его 25 (!!14 ). В то же время тактовое напря™ жение через открытый транзистор 9 поступает на выход второго ЭП в виде ло» гической " 1", и через открывающиеся под действием этого напряжения первый 3п

10 и второй 11 транзисторы записи записывают эту логическую "1" в следующий (третий ЭП) и предыдущий первый

ЭП одновременно. Надо заметить, что. здесь используется свойство МДП-ваД5 ракторов - увеличение емкости в случае наличия потенциала на его затворе (в нашем случае соединенном с входом 17).

Поэтому тактовое напряжение ув яичива-. ет напряжение на входе !7 выше логи- 4О ческой,Р 1". Таким образом, ключевой транзистор 9 ь момент t>-С работает в крутой области, прн этом исключаются потери амплитуды импульсов на выходах 18, обусловленные пороговыми 45 напряжениями транзисторов 9, и разброс пороговых напряжений в этом слу»

Vae не отражается на разбросе амплитуд выходных импульсов. fIO ок1ончании действия тактового напряжения (t<) на входах 17 второго ЭП и соссдних с иим ЭП остаются записанными напряжения логической "1", транзистор предустановки через открйтый транзистор управления предустайовкой 16 (затвор ко- 5 торого соединен с входом 17) закрывается с окончанием импульса на тактовом входе, но транзистор сброса разряда 14 остается закрытым, так как иа его затворе записан логический л 1

° .

Если в момент t --t тактовое нап5 6 ряжение поступает на вход, соединенный с третьим ЭМ (сдвиг в прямом направлении), то аналогично описанной выше работе ЭП на выходе третьего ЭП вырабатывается импульс по форме, сов-; падающий с тактовым напряжением и этот импульс через транзистор управления сбросом 12 второго ЭП запишет на затвор транзистора сброса логическуи " 1", этот транзистор сброса откроется и соединит выход 18 третьего

ЭП с шиной 7, обеспечивая таким образом хорошую помехозащищейность устройства. Кроме того, в этот момент (t<"t<) через транзисторы записи третьего ЭП логическая "!" запишется s соседние с ним ЭП.

Таким образом, по окончании действия тактового напряжения в момент t< на входах 17 второго ЭП и соседних с ним ЭП записаны логические "!". В зависимости от дальнейшей очередности поступления тактовых напряжений на входы 4,5 и 6 продолжается сдвиг "!" вдоль регистра в прямом или обратном направлении.

1 формула изобретения

Динамический регистр сдвига, содержащий элементы памяти, каждйй из которых состоит из МДП-варактора, клю чевого транзистора, первого транзистора записи,транзистора сброса, первого транзистора управления сбросом, транзистора предустановки и транзистора управления предустановкой, причем затвор !!ДП-варактора соединен с затвором ключевого транзистора, сток и исток ИДП-варактора исток ключевого транзистора соединены с затвором первого транзистора записи, исток ключевого транзистора, сток nepsoro транзистора записи и сток транзистора сброса объединены и являются соответствующим параллельным выходом регистра, исток первого транзистора seписн каждого элемента памяти, кроме. последнего, соединен с затвором ключевого транзистора последующего элемента памяти, исток первого транзистора записи последнего элемента памяти является правым выходом эапйси ре» гистра, затворы ключевых транзисторов первого и последнего элементов памяти

167104 регистра являются соответственнс левым и правым последовательными входами регистра, истоки транзисторов сброса и предустановки соединены с шиной улевого потенциала регистра, затвор транзистора сброса соединен сс стоками транзистора предустановки н первого транзистора управления сбросом, затвор и исток первого транзистора управления сбросом каждого элемента памяти, кроме последнего, соединен со стоком транзистора сброса последу щего элемента памяти, затвор и исток первого транзистора управления сбросом последнего элемента памяти является правым выходом сброса регистра, о т л и ч а ю ц и и с я тем, что, с цель» расширения области применения регистра за счет возможности выполне- 20 ния реверсивного сдвига, стоки МДП-варакторов (3i-2)-х, (3i-1)-x n 3i-х элементов памяти 1 i Й и, и вЂ” число разрядов регистра, являются соответственно первым, вторым и третьим такто- 25 вааки входами регистра,а в каждый элемант памяти введены вторые транзисто7 ь ры записи и управления сбросом, причем затвор, сток и исток транзистора управления предустановкой. соединены соответственно с затвором ключевого транэистора, стоком МДП-варактора и затвором транзистора предустановки, затвор и сток второго транзистора эа" писи соединены соответственно с затвором и стоком первого транзистора зяписи, а исток второго транзистора записи калщого элемента памяти, кроме первого, соединен с затвором ключевого транзистора предыдущего элемента памяти, исток второго транзистора sanucu первого элемента памяти является левым выходом записи регистра, сток второго транзистора управления сбросом соединен со стоком транзистора предустановки, а затвор и исток второго транзистора управления сбросом ка:кдого элемента памяти, кроме первого, соединен со стоком транзистора сброса предьщуцего элемента, а затвор и исток транзистора управления сбросом, первого элемента памяти является левым входом сброса регистра.

167104 7

M И%

0174

Редактор И. Каменская

Заказ 4060 Тира@ Подписное

ВЫПЬИ Государственного комитета ио ивобретениям и открытиям ири ГЕНТ СССР

113035, Иасква, %-35, Рауаская наб., д. 4 5

° В В ФЕ

Проиэводствеино-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

gas

LffyÔ

V f4

Р/4

Составнтепь Л. Дерюгин

Техред К,Дидык Корректор Л. Латай

Изобретение относится к вычнс - лительной технике и может быть использовано в устройствах для сдвига и хранения информации; Целью 1 изобретения является у 7роще1ше ячей- ;Ки памяти эа счет сокращения числа Общих шин с трех до двух

Ячейка регистра сдвига // 1596394

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига

Регистр сдвига // 1539842

Изобретение относится к вычислительной технике и может быть использовано в регистрах сдвига на основе приборов с переносом

Асинхронный последовательный регистр на кмдп-транзисторах // 1501168

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения асинхронных устройств приема и передачи информации, каждая последовательность которой сопровождается стартовым и стоповым (одним или двумя) битами

Регистр сдвига для буферного запоминающего устройства // 1432609

Запоминающее устройство // 1383446

Изобретение относится к запоминающим устройствам и может быть использовано в устройствах динамической памяти, а также для хранения как аналоговой, так и цифровой информации в устройствах на основе микросхем с зарядовой связью с электрическим и оптическим ее вводом

Динамический регистр сдвига на мдп-транзисторах // 1341682

Изобретение относится к электронной технике, в частности к микроэлектронике , и может быть использовано в качестве кольцевых сдвигающих регистров, регистров развертки, генераторов импульсов сканирования

Регистр сдвига // 1298806

Изобретение относится к вычислительной технике и может быть использовано при проектировании регистров сдвига на основе приборов с переносом заряда

Регистр сдвига на приборах с зарядовой связью // 1254931

Изобретение относится к вычислительной технике и может быть использовано в интегральных схемах на основе приборов с зарядовой связью (ПЗС), запоминающих устройствах, приемниках оптической информации и т.п

Регистр сдвига на приборах с зарядовой связью // 1253352

Реверсивный регистр сдвига власова // 2309536

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Буферное запоминающее устройство // 1689991

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам (ЗУ)

Сдвиговый регистр, устройство отображения, снабженное таковым, и способ возбуждения сдвигового регистра // 2488180

Сдвиговый регистр и дисплейное устройство // 2493621

Изобретение относится к вычислительной технике. Технический результат заключается в подавлении шумов каждого вывода разряда без увеличения размера схемы. Сдвиговый регистр содержит одну или более схем каскадного соединения, в каждой из которых разряды соединены друг с другом каскадом с обеспечением возможности передачи импульса сдвига, причем по меньшей мере одна из указанных одной или более схем каскадного соединения содержит в числе своих разрядов группу последовательных разрядов, а каждый разряд группы последовательных разрядов содержит первый выходной транзистор, второй выходной транзистор, первый конденсатор, второй конденсатор, входной вентиль, первый переключающий элемент, второй переключающий элемент, третий переключающий элемент, четвертый переключающий элемент и пятый переключающий элемент. 3 н. и 8 з.п. ф-лы, 16 ил.

Триггер, регистр сдвига, схема возбуждения устройства отображения, устройство отображения и панель устройства отображения // 2507680

Изобретения относятся к вычислительной технике и могут быть использованы в устройствах отображения. Техническим результатом является уменьшение размеров устройства. Триггер содержит первый (p-типа), второй (n-типа), третий (p-типа) и четвертый (p-типа) транзисторы; входные клеммы; первую и вторую выходные клеммы, первый и второй транзисторы составляют первую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, третий и четвертый транзисторы составляют вторую КМОП-схему, затворы транзисторов соединены один с другим и стоки транзисторов соединены один с другим, первая выходная клемма соединена с затворной стороной первой КМОП-схемы и стоковой стороной второй КМОП-схемы, вторая выходная клемма соединена с затворной стороной второй КМОП-схемы и стоковой стороной первой КМОП-схемы, по меньшей мере, один входной транзистор, включенный в группу указанных транзисторов с первого по четвертый, исток входного транзистора соединен с одной из входных клемм. 9 н. и 30 з.п. ф-лы, 75 ил.

Сдвиговый регистр // 2527188

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение возможности двунаправленной передачи информации и минимизация занимаемой площади кристалла БИС. Устройство содержит ячейки, каждая из которых состоит из двух коммутирующих и информационного p-МОП транзисторов, p-МОП транзисторов управления нагрузкой, нагрузочного p-МОП транзистора, варактора, тактовых шин, шины нулевого потенциала, а также двух дополнительных p-МОП транзисторов управления нагрузкой в нечетной ячейке или второго варактора в четной ячейке. 3 ил.

Сдвиговый регистр (варианты) // 2530271

Группа изобретений относится к оптоэлектронике и микроэлектронике и может быть использована для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности, в фотоприемниках на микроболометрах. Техническим результатом является обеспечение двунаправленной передачи информации сдвигового регистра, повышение стабильности работы в условиях существенных паразитных емкостей тактовых шин, а также минимизация занимаемой площади кристалла интегральной схемы. Устройство содержит ячейки, каждая из которых состоит из коммутирующих и информационных МДП-транзисторов n-типа, коммутирующих и информационных МДП-транзисторов р-типа, шины питания, шины нулевого потенциала, тактовых шин. 3 н.п. ф-лы, 9 ил.

Динамический регистр сдвига // 2542913

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения сдвиговых регистров в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах. Техническим результатом является обеспечение реверсивности сдвига информации внутри динамического регистра сдвига, минимизация занимаемой площади кристалла ИС, обеспечение возможности двунаправленной передачи информации и стабильной работы устройства в условиях существенных паразитных емкостей тактовых синхронизирующих шин. Устройство состоит из ячеек, каждая из которых содержит МДП-транзисторы, конденсаторы, общую шину, синхронизирующие шины. 1 з.п. ф-лы, 6 ил.

Сдвиговый регистр, возбуждающая схема линии сигналов сканирования, содержащая его, устройство отображения // 2543312

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении возможности переключать порядок сканирования линии сигналов сканирования при предотвращении увеличения поверхности схемы, потребления тока и недостаточного заряда пиксельной емкости. Сдвиговый регистр содержит множество бистабильных схем, имеющих первое состояние и второе состояние и соединенных последовательно друг с другом, при этом множество бистабильных схем последовательно переходит в первое состояние на основе, по меньшей мере, четырехфазных синхросигналов, включающих в себя двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада нечетного порядка из множества бистабильных схем, и двухфазные синхросигналы, которые предоставляются в качестве первого синхросигнала и второго синхросигнала в бистабильные схемы каскада четного порядка из множества бистабильных схем, в котором каждая бистабильная схема включает в себя: выходной узел; элемент переключения управления выводом; первый и второй модули заряда для заряда первого узла. 3 н. и 22 з.п. ф-лы, 30 ил.

Двухтактный динамический регистр сдвига // 2556437

Изобретение относится к оптоэлектронике и микроэлектронике и может быть использовано для построения двухтактных динамических регистров сдвига в фотоприемных субмодулях для мозаичных фотоприемников, в частности в фотоприемниках на микроболометрах. Техническим результатом изобретения является: расширение функциональных возможностей за счет обеспечения реверсивности сдвига информации внутри двухтактного динамического регистра сдвига, минимизация занимаемой площади кристалла ИС, расширение области применения за счет возможности двунаправленной передачи информации и стабильной работы устройства в условиях существенных паразитных емкостей тактовых шин. Двухтактный динамический регистр сдвига содержит ячейки, состоящие из двух инверторов, каждый из которых собран на нагрузочном, коммутирующем и ключевом МДП-транзисторах p-типа, из двух тактовых шин, шины питания и шины нулевого потенциала, причем в каждую ячейку введены дополнительный и дополнительный нагрузочный МДП-транзисторы p-типа и третья тактовая шина. 2 ил.