Параллельно-последовательный аналого-цифровой преобразователль

 

Изобретение относится к цифровой технике и может быть использовано для преобразования аналоговых сигналов в двоичный код. Изобретение позволяет повысить точность преобразования. Это достигается тем, что в устройство, содержащее источник 5 опорного напряжения, аналого-цифровой преобразователь 1 грубого преобразования, аналого-цифровые преобразователи 6 - 8 точного преобразования, блок приоритетного переключения, введены две линейки 13, 14 токоограничивающих элементов, выполненных на резисторах, компараторы 15, аналоговые коммутаторы 3, 4, элемент 2 задержки, мультиплексор 11, дешифратор 12. 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 Н 03 M 1/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4496708/24 (22) 19.10.88 (46) 07.07.91. Бюл. ¹ 25

- (72) П.E.Âàâóëo и P.Э. Курыло (53) 681.325 (088.8) (56) Титце У. Полупроводниковая схемотехника. — М.: Мир, 1982, с. 458.

Электроника. — М.:Мир, 1982, ¹ .9,, с.

58-59. (54) ПАРАЛЛЕЛЬНО-ПОСЛЕДОВАТЕЛЬНЫЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ . (57) Изобретение относится к цифровой технике и может быть использовано для преоб. Ж,, 1661995 А1 разования аналоговых сигналов в двоичный код. Изобретение позволяет повысить точность преобразования. Это достигается тем, что в устройство, содержащее источник 5 опорного напряжения, аналого-цифровой преобразователь 1 грубого преобразования, аналого-цифровые преобразователи 6-8 точного преобразования, блок приоритетного переключения, введены две линейки 13, 14 токоограничивающих элементов, выполненных на резисторах, компараторы 15. аналоговые коммутаторы

3, 4, элемент 2 задержки, мультиплексор 11, - дешифратор 12. 3 ил, 1661995

Изобретение относится к цифровой тех- . нике и может быть использовано для преобразования аналоговых сигналов в двоичный цифровой код, Целью изобретения является повыше- 5 ние точности преобразования.

На фиг.1 представлена функциональная схема устройства; на фиг,2 — циклограмма работы устройства; на фиг.3 — структурная схема мультиплексора. 10

Устройство (фиг,1) содержит аналогоцифровой преобразователь (АЦП) 1 грубого преобразования, элемент 2 задержки. аналоговые коммутаторы 3 и 4, источник 5 опорного напряжения (ИОН), ALIJl 6-8 точного 15 преобразования, блок 9 приоритетного переключения,. АЦП 10 старших разрядов, мультиплексор 11, дешифратор 12, линейки

13 и 14 токоограничивающих элементов, выполненных на резисторах и компара- 20 торы 15.

На фиг.2 обозначены: опорные напряжения 16, 17, 18, 19, 20 на линейках резисторов соответственно АЦП 1, 10, 7, 6 и 8; Ох— входное напряжение; U)(+3M входное изме- 25 няющееся напряжение, Мультиплексор(ОМЗ) выполнен на ключах 21.

Устройство представляет собой два

АЦП, первый АЦП 1, более грубый, является 30 управляющим, а АЦП 10 осуществляет точное преобразование, он выполнен в виде параллельного АЦП, у которого три средних разряда разбиты на более мелкие градации, т.е. представляют собой АЦП 6 — 8 точного 35 преобразования, а опорное напряжение с

ИОН 5 поступает на линейки 13 и 14 резисторов АЦП через аналоговые коммутаторы

3 и 4, управляемых кодом АЦП 1, который определяет„куда необходимо "подставить" 40

АЦП 6 младших разрядов, чтобы по одному тактовому сигналу АЦП 10 старших разрядов и АЦП 6 преобразовали входной исследуемый сигнал в цифровой код, т,е. АЦП 10 старших разрядов выполнен с избытком ре- 45 зисторов и компараторов, но работает только часть компараторов на резисторы линеек

13 и 14 подается опорное напряжение через аналоговые коммутаторы 3 и 4, с которых снимается информация мультиплексором 50

11 в данном такте преобразования.

АЦП 7 и 8 предназначены для того, чтобы повысить достоверность преобразования быстроменяющихся аналоговых 55 сигналов, если за время, прошедшее от момента считывания информации АЦП 1 до момента считывания информации АЦП 10, входной исследуемый сигнал "уйдет" из зоны срабатывания АЦП 6 в соседние заныв зоны работы АЦП 7 или 8 (фиг.2, где U)(g3+

"ушел" в зону 18 АЦП 7).

Цифровая информация снимается с выходов компараторов 15 мультиплексором 1) и подается на дешифратор 12, преобразующий позиционный код, образующийся на выходах ком па рато ров в двоичн ый код.

Мультиплексор 11 предназначен для выбора части компараторов 15, которые в данном такте осуществляют преобразование.

Управляется мультиплексор выходным кодом АЦП 1 так же, как и аналоговые коммутаторы 3 и 4, Блок 9 осуществляет считывание с самого низкопотенциального

АЦП, т.,е. если АЦП 8 низшего потенциала выдает цифровой код, содержащий в составе слова логические нули, зта информация проходит на выход устройства. Если же АЦП

8 низшего потенциала выдает все логические единицы, то информация снимается со следующего АЦП 6, потенциал на котором выше, Устройство работает следующим образом, Входное исследуемое напряжение поступает на входы АЦП 1, 6 — 8 и компараторы

15, По тактовому импульсу АЦП 1 вырабатывает код старших разрядов. Этот код поступает на аналоговые коммутаторы 3, 4 и мультиплексор 11, Коммутаторы 3 и 4 подают опорные напряжения на входы части компараторов 15 так, что опорное напряжение АЦП 6 лежит в зоне входного сигнала (фиг.2). При этом выходы задействованных компараторов 15 подключаются мультиплексором 11 в соответствии с кодом АЦП 1 к входу дешифратора, подготавливая работу такого АЦП. По приходу тактового импульса, задержанного на время установления напряжения в ключах аналоговых коммутаторов 3 и 4 элементом 2, срабатывает часть компараторов 15 и АЦП 6 — 8, преобразуя входное напряжение в цифровой код старших и младших разрядов, определяя значение кода одновременно по фронту стробирующего импульса. При этом младшие разряды проходят через блок

9, определяющий с какого из АЦП точного преобразования снимается информация.

Таким образом, за один такт преобразования происходит съем информации одновременно старших и младших разрядов кода. что дает возможность преобразования сигнала без предварительного запоминания аналоговой величины, Это позволяет повысить точность преобразования за счет устранения аппертурной неопределенности, 1661995

10

25

40

Формула изобретения

Параллельно-последовательный аналого-цифровой преобразователь, содержащий аналого-цифровой преобразователь грубого преобразования, первый вход которого является входной шиной, первый, второй и третий аналого-цифровые преобразователи точного преобразования, выходы первого, второго и третьего аналого-цифровых преобразователей точного преобразования соединены соответственно с первыми, вторыми и третьими входами блока приоритетного переключения, выходы которого являются выходной шиной младших разрядов кода, отличающийся. тем, что, с целью повышения точности преобразования, в него введены источник опорного напряжения, две линейки токоограничивающих элементов, выполненных на резисторах, включенных последовательно, компараторы, два аналоговых коммутатора, элемент задержки, мультиплексор и дешифратор, причем информационные входы компараторов объединены с первыми входами первого, второго и третьего аналого-цифровых преобразователей точного преобразования и являются входной шиной, первый выход источника опорного напряжения соединен с вторым входом аналого-цифрового преобразователя грубого преобразования и первым входом первого аналогового коммутатора, второй выход соединен с третьим входом аналого-цифрового преобразователя грубого преобразования и первым входом второго аналогового коммутатора, третий выход является шиной нулевого потенциала, выходы аналого-цифрового преобразователя грубого преобразования соединены с соответствующими вторыми входами первого и второго аналоговых коммутаторов и первыми входами мультиплексора, первый вывод каждого l-го резистора первой линейки резисторов соединен с i-м выходом группы выходов первого аналогового коммутатора, второй вывод последнего резистора соединен с первым выходом первого аналогового коммутатора и вторым входом первого аналого-цифрового преобразователя точного преобразования, второй выход первого аналогового коммутатора соединен с третьим входом первого аналого-цифрового преобразователя точного преобразования и вторым входом второго аналого-цифрового преобразователя точного преобразования, первый вывод каждого i-го резистора второй линейки резисторов соединен с

l-м выходом группы выходов второго аналогового коммутатора, второй вывод последнего резистора соединен с первым выходом второго аналогового коммутатора и вторым входом третьего аналого-цифрового преобразователя точного преобразования, второй выход второго аналогового коммутатора соединен с третьими входами второго и третьего аналого-цифровых преобразователей точного преобразования, вторые выводы каждого 1-ro резистора первой линейки резисторов, вторые выходы первого и второго аналоговых коммутаторов, вторые выводы каждого i-ro резистора второй линейки резисторов соединены со-ответственно с опорными входами соответствующего компаратора, стробирующие входы которых объединены с четвертыми входами первого, второго и третьего аналого-цифровых преобразователей точного преобразования и соединены с выходом элемента задержки, вход элемента задержки объединен с четвертым входом аналогоцифрового преобразователя грубого преобразования и является шиной тактовых импульсов, выходы компараторов соединены с соответствующими вторыми входами мультиплексора, выходы которого соединены с Соответствующими входами дешифратора, выходы которого являются выходной шиной старших разрядов кода.

1661995

Составитель A,Òèòîâà

Техред M,Moðãåíòàë

Редактор Н.Рогулич

Корректор E.Ëoí÷àêoâà

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101

Заказ 2136 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб„4/5