Устройство допускового контроля импульсов по длительности

 

Изобретение относится к импульсной технике и может быть использовано в вычислительной технике и системах управления. Цель изобретения - повышение надежности работы за счет формирования выходного импульса при длительности входных импульсов, находящихся в допустимых пределах. Устройство содержит интегратор 1, входную шину 2, первый и второй компараторы 3 и 4 напряжений, первый и второй входы 5 и 6 управления, первую выходную шину 7, первый и второй транзисторы 8 и 9, конденсатор 10, первый, второй и третий резисторы 11, 12 и 13, вторую выходную шину 14, первый и второй D-триггеры 15 и 16 и третий и четвертый выходы 17 и 18. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (я)5 Н 03 К5/26, 5/19

ГОСУДАРСТВЕННЫЫ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4702585/21 (22) 16.04.89 (46) 07.07,91. Бюл. N 25 (75) В.И.Турченков (53) 621.374.4 (088,8) (56) Авторское свидетельство СССР

¹ 1243120, кл. Н 03 К 5/26, 1984, Авторское свидетельство СССР

¹ 930635, кл. Н 03 К 5/19, 1980. (54) УСТРОЙСТВО ДОПУСКОВОГО КОНТРОЛЯ ИМПУЛЬСОВ ПО ДЛИТЕЛЬНОСТИ (57) Изобретение относится к импульсной технике и может быть использовано в вычислительной технике и системах управле„„. рЦ „„.1661982 А1 ния. Цель изобретения — повышение надежности работы за счет формирования выходного импульса при длительности входных импульсов, находящихся в допустимых пределах. Устройство содержит интегратор 1, входную шину 2, первый и второй компараторы 3 и 4 напряжений, первый и второй входы 5 и 6 управления, первую выходную шину 7, первый и второй транзисторы 8 и 9, конденсатор 10, первый, второй третий резисторы 11, 12 и 13, вторую выходную шину .14, первый и второй D-триггеры 15 и 16 и третий и четвертый выходы 17 и 18. 1 з.п. ,ф-.лы, 2 ил, 1661982

Изобретение относится к импульсной . технике и может быть использовано в вычислительной технике и системах управления.

Цель изобретения — повышение надежности работы за счет формирования выходного импульса при длительности входных импульсов, находящейся в допустимых пределах.

На фиг.1 приведена электрическая схема устройства; на фиг,2 — временные диаграммы, иллюстрирующие работу устройства.

Устройство содержит интегратор 1, входную шину 2, первый 3 и второй 4 компараторы, первый 5 и второй 6 входы управления, первую выходную шину 7, первый 8 и второй 9 транзисторы, конденсатор 10, первый 11, второй 12 и третий 13 резисторы и вторую выходную шину 14, Кроме того. устройство содержит первый 15 и второй 16

D-триггер и третий 17 и четвертый 18 выходы.

Вход интегратора 1 соединен с входной шиной 2, а выход — с неинвертирующими входами первого 3 и второго 4 компараторов напряжения, инвертирующие входы которых соединены с первым 5 и вторым 6 входами управления, а выходы — с вторым выводом второго резистора 12 и первым выводом третьего резистора 13, первой выходной шиной 7.

Второй вывод третьего резистора 13 соединен с базой первого транзистора 8, эмиттер которого соединен с общей шиной, а коллектор — с первыми выводами второго резистора 12, конденсатора 10 и эмиттером второго транзисторат 9, база которого соединена с первым выводом первого резистора 11, а коллектор — с второй выходной шиной 14, Вторые выводы конденсатора 10 и первого резистора 1 1 соединины соответственно с общей и входной 2 шинами.

Информацйонные входы первого 15 и второго 16 0-триггеров соединены соответственно с коллектором первого транзистора

8 и первой выходной шиной 7, входы синхронизации - с входной шиной 2, а выходы — с третьей 17 и четвертой 18 выходными шинами. Устройство также содержит усилитель

19, конденсатор 20, источник 21 тока и диод

22.

Устройство работает следующим образом.

В отсутствии импульсов U < Hà шине 2 конденсаторы 10 и 20 разряжены и напряжения на выходных шинах отсутствуют.

Управляющее напряжение О больше по величине управляющего напряжения Us.

При поступлении на входную шину 2 импульсов U»< положительной полярности на выходе операционного усилителя 19 формируется положительное напряжение, диод

22 запирается и ток источника 21 тока начинает протекать через конденсатор 20, заряжая его, В том случае. если длительность входного импульса меньше заданного значения

1мин, то за время длительности входного импульса конденсатор 20 не успевает зарядиться до напряжения Us, поэтому компаратор 3 не срабатывает. После окончания действия импульса напряжение на неинвертирующем входе операционного усилителя 19 становится равным нулю: диод 22 отпирается и конденсатор 20 разряжается.

В тех случаях. когда длительность импульса больше заданного значения tM<>, но меньше заданного значения tMQKc, устройство работает следующим образом, Компаратор 3 срабатывает и на его выходе формируется положительное напряжение, до которого заряжается конденсатор

10. Транзистор 9 заперт напряжением положительной полярности, поступающим через резистор 11 с шины 2, B момент окончания входного импульса отпирается транзистор 9 и на его коллекторе формируется импульс

UsMx>, который указывает, что длительность входного импульса больше заданного значения тмин, но меньше заданного значения

tMBKc т.е. находится в норме. 0-триггеры срабатывают по перепаду напряжения, поданному на вход синхронизации с высокого до низкого уровня, т.е. по заднему фронту

ИМПУЛЬСОВ Оах.

К моменту окончания импульса в рассматриваемом случае, íà D-входе высокое положительное напряжение, поэтому триггер 15 устанавливается в состояние "1", которое указывает на наличие на входе импульсов заданной длительности. На выходной шине 18 напряжение отсутствует.

В том случае, если длительность входного импульса больше верхней границы tMsKc, то срабатывает компаратор 4, и íà его выходе формируется положительный потенциал, который указывает, что длительность больше заданного максимального предела

1макс. Напряжение положительной полярности отпирается транзистором 8 и разряжает конденсатор 10. В момент прихода заднего фронта Бах напряжение на 0-входе близкое к нулю и поэтому триггер 15 устанавливает в состояние, при котором напряжение на шине 17 отсутствует.

В момент прихода заднего фронта входного импульса на вход синхронизации D1661982

Рю2

Составитель О.Бодряшова

Редактор О.Головач Техред М.Моргентал Корректор Е.Лончакова

Заказ 2136 Тираж Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 триггера 16 на О-входе напряжение положительное в связи с тем. что имеется задержка в разряде конденсатора 20. поэтому триггер

16 устанавливается в состояние "1", указывающее на то, что длительность входного импульса больше верхней границы допуска тмзкс.

Формула изобретения

1. Устройство допускового контроля импульсов по длительности. содержащее интегратор, вход которого соединен с входной шиной, а выход — с неинвертирующими входами первого и второго компараторов напряжений, инвертирующие входы которых соединены соответственно с первым и вторым управляющими входами устройства, выход второго компаратора соединен с первой выходной шиной, отл ича ю щее с я тем, что, с целью повышения надежности за счет обеспечения возможности формирова. ния выходного импульса при длительности входных импульсов, находящейся в допустимых пределах, в него введены первый и второй транзисторы, конденсатор, первый, второй и третий резисторы, первый, выход последнего из которых соединен с первой выходной шиной, второй вывод — с базой первого транзистора, эмиттер которого сое5 динен с общей шиной, а коллектор — с эмиттером второго транзистора, первыми выводами конденсатора и второго резистора, второй вывод которого соединен с выходом, первого компаратора напряжений, 10 второй вывод конденсатора соединен с общей шиной, а база второго транзистора через первый резистор соединена с входной шиной, причем коллектор второго транзистора соединен с второй выходной шиной.

15 2. Устройство no n.1, о т л и ч а ю щ е есятем,,что,,с целью обеспечения воэможности формирования постоянных уровней напряжения. в него введены тре ья и четвертая выходные шины, первый и второй

20 D-триггеры, информационные входы которых соединены соответственно с коллектором первого транзистора и первой выходной шиной, входы синхронизации — с входной шиной, а выходы соответственно с

25 третьей и четвертой выходными шинами.