Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах

 

Изобретение относится к радиотехнике. Цель изобретения - повышение частотной чувствительности на частотах, кратных входному числу. Устройство для цифрового /г -Г ш фазового детектирования импульсных последовательностей на неравных частотах содержит накапливающий сумматор (НС) 1, цифроаналоговый преобразователь (ЦАП)2, фильтр 3 нижних частот, формирователь 4 сигнала сброса, первый D-триггер 5, второй D-триггер 6, третий D-триггер 7. В исходном состоянии первый, второй и третий О-триггеры 5, 6, 7 находятся в нулевом состоянии и на выходе формирователя 4 устанавливаются логические единицы. Работа устройства происходит по-разному в зависимости от соотношения первой и второй тактовой частоты . При tV kf, fT kf и fT kf постоянная составляющая на выходе ЦАП 2 получается различной и в зависимости от соотношения частот различен порядок срабатывания первого , второго и третьего D-триггеров 5-7. Управление порядком их срабатывания осуществляется формирователем 4. 4 ил. СО с

COIO3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (505 Н 03 О 13/00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4284688/09 (22) 14.07,87 (46) 28.02.91, Бюл. М 8 (71) Московский физико-технический институт (72).А.Л.Лилеин, В.П.Псурцев и А.С.Терентьев (53) 621.376.4 (088.8) (56) Авторское свидетельство СССР

М 1117839, кл, Н 03 L 7/18, 1982.

Авторское свидетельство СССР

М 1109872, кл. Н 03 0 13/00, 1981. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ФАЗОВОГО ДЕТЕКТИРОВАНИЯ ИМПУЛЬСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ НА

НЕРАВНЫХ ЧАСТОТАХ (57) Изобретение относится к радиотехнике, Цель изобретения — повышение частотной чувствительности на частотах, кратных входному числу. Устройство для цифрового т Ы „1631700 А1 фазового детектирования импульсных последовательностей на неравных частотах содержит накапливающий сумматор (HC) 1, цифроаналоговый преобразователь (ЦАП) 2, фильтр 3 нижних частот, формирователь 4 сигнала сброса, первый D-триггер 5, второй

О-триггер 6, третий 0-триггер 7. В исходном состоянии первый, второй и третий 0-триггеры 5, 6, 7 находятся в нулевом состоянии и на выходе формирователя 4 устанавливаются логические единицы. Работа устройства происходит по-разному в зависимости от соотношения первой и второй тактовой частоты. При fz = kg, fT > Йи fz < kf постоянная составляющая на выходе ЦАП 2 получается различной и в зависимости от соотношения частот различен порядок срабатывания первого, второго и третьего 0-триггеров 5 — 7.

Управление порядком их срабатывания осуществляется формирователем 4. 4 ил.

1631700

Изобретение относится к радиотехнике и может быть использовано в приемопередающей и измерительной аппаратуре, Цель изобретения — повышение частотной чувствительности на частотах, кратных входному числу, На фиг. 1 изображена структурная электрическая схема предложенного устройства; на фиг. 2 — временные диаграммы работы для случая f = k, fT, на фиг. 3 — то же, для случая f < k fT, на фиг. 4 — то же, для случая f > k 1т, Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах содержит накапливающий сумматор (НС) 1, цифроаналоговый преобразователь (ЦАП) 2, фильтр

3 нижних частот, формирователь 4 сигнала сброса, первый 0-триггер 5, второй 0-триггер 6, третий 0-триггер 7.

Устройство работает следующим образом.

На фиг, 2 приведены временные диаграммы работы в случае, когда НС 1 является двухразрядным, входное число на числовом входе К - 3/4 - 0,112 и вторая тактовая частота f = k . f, rpe f — первая тактовая частота. На фиг. 2а и б показаны соответственно первая и вторая тактовые последовательности (отмечены только фронты, по которым переключаются триггеры и регистры), на фиг. 2 в и r — соответственно сумма

НС 1 и фронты сигнала его переполнения; нэ фиг, 2 д, е и ж- состояния соответственно первого D-триггера 5, второго 0-триггера 6 и третьего 0-триггера 7; на фиг, 2 з и и— сигналы соответственно на первом и втором выходах формирователя 4.

В начальный момент времени первый, второй и третий D-триггеры 5, 6, 7 находятся в нулевом состоянии (устройство приходит к этому состоянию из любого другого автоматически), при этом на выходах формирователя 4 устанавливаются "1". С приходом импульса переполнения НС 1 в первый 0триггер 5 записывается единица, установленная на его информационном входе. В этот же момент времени во второй 0-триггер 6 записывается предыдущее состояние первого 0-триггера 5, т,е. второй 0-триггер

6 остается в нулевом состоянии. Средняя частота переполнений НС 1 равна частоте на втором тактовом входе f. До прихода следующего импульса переполнения приходит импульс с частотой f, который устанавливает третий D-триггер 7 в единичное состояние, после чего на первом и втором выходах формирователя 4 появляются нулевые уровни, сбрасывающие первый 5 и тре30 ляющая выходного сигнала ЦАП 2 получается существенно большей, чем в

5

25 тий 7 D-триггеры в нулевое состояние. На выходах формирователя 4 после этого вновь . устанавливается "1", На фиг, 2 к показан выходной сигнал

ЦАП 2, Высокочастотные флуктуации этого сигнала устраняются фильтром 3.

На фиг, 3 привержены временные диаграммы работы при f < k 1т. Сигналы здесь обозначены также, какна фиг. 2, В начальный момент времени первый 0-триггер 5 находится в единичном состоянии, второй 6 и третий 7 D-триггеры — в нулевом, на выходах формирователя 4 устанавливаются "1".

С приходом сигнала переполнения от НС 1 второй 0-триггер 6 устанавливается в единичное состояние, Если теперь до прихода импульса с частотой f вновь придет импульс переполнения от НС 1, то состояния триггеров не изменятся, С приходом импульса второй тактовой частоты в третий D-триггер 7 записывается единица, что приводит к появлению нулевого уровня на втором выходе формирователя 4, что вызывает сброс в нулевое состояние второго 6 и третьего 7 Dтриггеров, после чего на втором выходе формирователя 4 вновь устанавливается единица, после чего процесс повторяется.

На входе старшего разряда ЦАП 2 сохраняется "1", благодаря чему постоянная составпредыдущем случае.

Из-за неравномерности следования импульсов переполнения НС 1 возможна ситуация, когда между импульсами переполнения укладываются два импульса выходного сигнала. В этом случае первый

0-триггер 5 может кратковременно сбрасываться в нуль, однако эта ситуация является редкой и не оказывает существенного влияния на работу синтезатора.

Нэ фиг, 4 приведены временные диаграммы работы синтезатора при f >k f

Сигналы здесь обозначены также, как на фиг. 2, 8 начальный момент времени первый

5 и второй 6 0-триггеры находятся в нулевом состоянии, третий 0-триггер 7 — в единичном, на выходах формирователя 4 устанавливаются "1". С приходом импульса переполнения от НС 1 в первый 0-триггер 5 записывается единица, что вызывает появление "0" на первом и втором выходах формирователя 4, которые сбрасывают первый, второй и третий 0-триггеры 5, 6 и 7 в нулевое состояние, после чего на выходах формирователя 4 вновь устанавливаются "1". При данном соотношении частот до прихода следующего импульса переполнения от НС 1 должЕн появиться импульс второй тактовой

1631700 а) б) в) S ,) я) 0< е) Q? фиг. 2 частоты f, который заносит в третий 0-триггер 7 единицу, На входе старшего разряда

ЦАП 2 практически постоянно поддерживается нулевой уровень (за исключением появления кратковременных единиц из-за задержек переключений). Постоянная составляющая выходного сигнала ЦАП 2 получается значительно меньше, чем в первом случае (фиг. 2).

Формирователь 4 может быть выполнен, например, в виде двух логических элементов И-НЕ (не показано), параллельно соединенные первые входы которых являются первым входом формирователя 4. Второй вход первого логического элемента

И-НЕ является вторым входом формирователя 4. Параллельно соединенные третий вход первого логического элемента И-НЕ и второй вход второго логического элемента

И-НЕ являются третьим входом формирователя 4, Выходы логических элементов И-НЕ являются соответственно первым и вторым выходами формирователя 4.

Формула изобретения

Устройство для цифрового фазового детектирования импульсных последовательностей на неравных частотах, содержащее последовательно соединенные накапливающий сумматор, цифроаналоговый преобразователь и фильтр нижних частот и первый триггер, тактовый вход и выход которого подключены соответственно к выходу переполнения накапливающего сумматора и к входу старшего разряда цифроаналогового преобразователя, при этом тактовый и числовой входы накапливающего сумма5 тора являются соответственно первым тактовым и числовым входами устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах, о т л и ч а ю щ е е с я тем, что, 10 с целью повышения частотной чувствительности на частотах, кратных входному числу, первый триггер выполнен в виде первого

О-триггера, а также введены второй 0-триггер, третий D-триггер и формирователь сиг15 нала сброса, первый вход которого объединен с информационным входом второго D-триггера и подключен к выходу первого О-триггера, второй и третий входы и первый выход формирователя сигнала сбро20 са соединены соответственно с выходом второго О-триггера, выходом третьего Отриггера и с входом установки первого триггера, второй выход формирователя сигнале сброса подключен к установочному входу

25 второго 0-триггера и к установочному входу третьего О-триггера, тактовый ex второго

О-триггера соединен с выходом переполнения накапливающего сумматора, тактовый вход третьего О-триггера является вторым

30 тактовым входом устройства для цифрового фазового детектирования импульсных последовательностей на неравных частотах.

1631700 а) б) к) ЦАП

8< 1т

Фиг. 3 а) f б) Фиг. Ф

Редактор М.Келемеш

Заказ 555 Тираж 440 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035. Москва, Ж-35, Раушская наб„4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101 в) г) д) 9 ,) oz ,) 0Ь з)

„) в) S

r} P л) Ш е) 92.

z) Q3

g) L( и) -2.

Составитель Ю.Ковалев

Техред М.Моргентал Корректор M.Äåì÷èê