Устройство для демодуляции цифровых сигналов с частотной модуляцией

 

Изобретение относится к радиотехнике . Цель изобретения - повышение точности демодуляции за счет выявления априорной информации об амплитуде принимаемого сигнала. Для этого устройство содержит управляемый ключ 1, АЦП 2, регистры 3, 4, 5, 6 и 24 сдвига, генератор 7 импульсов, умножители 8 и 11 на два, сумматоры 9, 10 и 21, блоки 12 и 13 запрета, блок 14 определения модуля числа, цифровой компаратор 15, делитель 16, декодирующий блок 17, вычитающий блок 18, делитель 19 на два. Кроме того, устройство содержит квадраторы 20 и 30, дешифратор 22, умножители 23 и 26, блок 25 задержки, косинусный преобразователе 27, ключи 28, 31 и 34, элемент ИЛИ 29, счетчик 32, инвертор 33 и запоминающий блок 35. Устройство в течение пяти интервалов опроса входит в рабочий режим, при котором порог срабатывания цифрового компаратора 15 становится оптимальным за счет осуществления корректировки этого порога на каждом интервале, 1 ил0 и О с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„1628217 (У1)5 Н 04 L 27/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГННТ СССР (61) 1552397 (21) 4685257/09 (22} 25.04 .89 (46) 15.02.91. Бюп. ¹ 6 (72) А. В. Аношкин, Н. H. Дубовик, В.В. Мухортов и Н.С. Стученкава (53) 621. 396 .6 (088 .8) (56) Авторское свидетельство СССР

1552397, кл. Н 04 L 27/14, 10.05.88 (54) УСТРОЙСТВО ДЛЯ ДЕМОДУЛЯЦИИ ЦИФРОВЫХ СИГНАЛОВ С ЧАСТОТНОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повышение точности демодуляции за счет выявления априорной информации об амплитуде принимаемого сигнала. Для этого устройство содержит управляемый ключ

1, АЦП 2, регистры 3, 4, 5, 6 и 24

2 сдвига, генератор 7 импульсов, умножители 8 и 11 на два, сумматоры 9, 10 и 21, блоки 12 и 13 запрета, блок

14 определения модуля числа, цифровой компаратор 15, делитель 16, декодирующий блок 17, вычитающий блок 18, делитель t9 на два. Кроме того, устройство содержит квадраторы 20 и 30, дешифратор 22, умножители 23 и 26, блок 25 задержки, косинусный преобразователь 27, ключи 28, 31 и 34, элемент ИЛИ 29, счетчик 3 2, инвер тор 33 и запоминающий блок 35. Устройство в течение пяти интервалов опроса вхо— дит в рабочий режим, при котором порог срабатывания цифрового компаратора 15 становится оптимальным за счет осуществления корректировки этого порога на каждом интервале, 1 ил.

1628217

Изобретение относится к радиотехнике, может использоваться в приемниках дискретной информации.

Цель изобретения — повышение точ5 ности демодуляции за счет выявления априорной информации об амплитуде принимаемого сигнала.

На чертеже изображена структурная электрическая схема предложенного 10

:устройства,, Устройство содержит управляемый ключ 1, АЦП 2, третий, первый, втор ой, ч ет вертый р егистры 3-6 сдвига, генератор 7 импульсов, первый умножитель 8 на два, первый, второй сумматоры 9, 10,второй умножитель 11 на два, первый, второй блоки 12, 13 запрета, блок 14 определения модуля числа, цифровой компаратор 15, де- 20 литель 16, декодирующий блок 17, вычитающий блок 18, делитель 19 на два, первый квадратор 20, третий сумматор

21, дешифратор 22, первый умножитель

23, пятый регистр 24 сдвига, блок 25

25 задержки, второй умножитель 26, косинусный преобразователь 27, пер вый ключ 28, элемент ИЛИ 29, второй квадратор 30, второй ключ 31, счетчик 32, инвертор 33, третий ключ 34, 30 запоминающий блок 35.

Устройство работает следующим образом.

С приходом очередного строба на цинхровход устройства s течение пяти интервалов опроса Т устройство вхоб дит в рабочий режим. При вхождении в рабочий режим результаты вычисления частоты f, появляющиеся на выходе устройства, будут недостоверными, 40 и, следовательно, формирование из них значений (cos 2IIf/f< (, которые участвуют в образовании порога срабатывания цифрового компаратора 15, недопустимо. Фронтом синхростроба 45 счетчик 32 устанавливается в нулевое положение и начинает подсчитывать тактовые импульсы, поступающие на вход счета через открытый синхростробом ключ 31. До заполнения счетчика

32 на его выходе присутствует низкий потенциал, который, пройдя инвертор

33, открывает ключ 34. Значение, записанное в запоминающем блоке 35, через ключ 34 и элемент ИЛИ 29 подается на второй вход умножитепя 23.

Одновременно с этим сигналы1. U,+ и

V1 с выходов регистров 3 и 5 сдвига поступают на второй вход (уменьшаемого) и первый вход (вычитаемого) вычитающего блока 18. Полученная разность после деления на два в делителе 19 на два и возведения в квадрат в квадраторе 20 в виде сигнала

А подается на первый вход сумматора 21. На второй вход третьего сумматора 21 поступает сигна1 А, который

2 формируется в квадраторе 30 из выборки V,, подаваемой на его вход с выхода регистра 4 сдвига. Сумма А + А

2 с подается на вход дешифратора 22, с выхода которого сигнал А k поступает а на первый вход умножителя 23. На выходе умножителя 23 появляется значение порога h = kA Я, которое переписывается задержанным на время вычисления h в блоке 25 задержки тактовым импульсом в регистр 24 сдвига и подается с его выхода на второй вход цифрового компаратора 15. Таким обра-, зом при вхождении в рабочий режим в выражении порога в каждом такте будет изменяться только значение А о

После заполнения выборками V, регистров 3-6 сдвига, значение А будет точно соответствовать амплитуде принимаемого сигнала, следовательно, все вычисления частоты f начиная с пятого интервала То, выполненные при условии (V + 71.(h будут достоверными, но в них будет содержаться и погрешность, обусловленная неоптимальным порогом Ь (Я отличается от /cos2sfT>(). К этому времени происходит заполнение счетчика 32 (его емкость выбирается таким образом, чтобы сигнал на выходе появлялся через количество тактов, не меньшее пяти, например, 8), на er о выходе появляется высокий потенциал, который, пройдя инвертор 33, закрывает ключ 34 и открывает ключ 28. В дальнейшем такое положение ключей сохраняется до прихода фронта следующего синхростроба, т.е. до начала приема очередного информационного символа.

На информационном входе ключа 28 присутствует сигнал Jсое21 ЙТб (, который формируется из выходного сигнала устройства f при помощи умножителя 26 и косйнусного преобразователя

27. Сигнал (сов2п ХТ„:/ проходит последовательно ключ 28, элемент ИЛИ 29 и подается на второй вход умножителя 23 вместо сигнала Я. Поэтому в дальнейшем порог срабатывания цифрового компаратора 15 будет оптимальФ ор мул а и з о бр е т е ни я

Составитель Н. Лазарева

Редактор О. Спесивых Техред Л.Олийнык Корректор Г1. Кучерявая

Заказ 349

Тираж 381

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

5 162821 ным. Корректировка порога h будет производиться на каждом интервале

Т . Причем сравнение значения (Ч +

+ V (на текущем интервале Т производится с порогом h сформированным по резулЬтатам предыдущего интервала опроса.

Устройство для демодуляции цифровых сигналов с частотной модуляцией по авт.св. Ф 1552397, о т л и ч а ющ е е с я тем, что, с целью повышения точности демодуляции за счет выявления априорной информации об амплитуде принимаемого сигнала, введeны последовательно соединенные вычита. ющий блок, делитель на два, первый квадратор, третий сумматор, дешифратор, первый умножитель и пятый регистр сдвига, последовательно соединенные второй умножитель, косинусный . преобразователь, первый ключ и элемент ИЛИ, последовательно соединенные

7 6 второй ключ, счетчик, инвертор и третий ключ, а также блок задержки, второй квадратор и запоминающий блок, причем выход генератора импульсов соединен с первым входом второго ключа и через блок задержки с вторым входом пятого регистра сдвига, выход которого соединен с вторым входом цифрового компаратора, выход декодирующего блока соединен с входом второго умножителя, выход запоминающего блока через третий ключ соединен с вторым входом элемента ИЛИ, выход которого подключен к второму входу первого умножителя, выход третьего: регистра сдвига соединен с первым входом вычитающего блока, второй вход которого соединен с выходом второго регистра сдвига, выход первого регистра сдвига через второй квадратор соединен с вторым входом третьего сумматора, выход счетчика соединен с вторым входом первого ключа, вторые входы второго ключа и счетчика являются входом синхронизации устройства.