Устройство дискретной регулировки величины входного сигнала

 

Изобретение относится к радиотехнике. Цель изобретения - увеличение диапазона регулирования и повышение точности. Устрво содержит регистры 1, 6 и 9 памяти, блок 2 сравнивания кодов, эл-ты И 3, 4, 15, 17, 21 и 26, реверсивный счетчик 5, коммутатор 7 кодов, постоянный запоминающий блок 8, блок 10 с дискретно регулируемым коэффициентом усиления, состоящий из двух управляемых усилителей, выполненных на операционных усилителях 11 и 12 и перемножающих ЦАП 13 и 14, а также эл-т ИЛИ 16, одновибратор 18, эл-ты задержки 19, 24 и 27, инверторы 20 и 22, г-р 23 тактовых импульсов, сумматор 25 и D-триггер 28. Цель достигается за счет обеспечения управления установкой коэффициентов усиления управляемых усилителей блока 10 с помощью регулируемых цифровых экспоненциальных кодов блока 8 и регистра 9. 2 ил.

СОЮЗ СОВЕТСКИХ сОциАлистинеских

РЕСПУБЛИК (5> >s Н 03 G 3/20

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ы; -а

/г» ск (21) 4681669/09 (22) 20.03.89 (46) 07,02.91. Бюл. N. 5 (72) Л.А,Берельсон и Н.М,Чижова (53) 621.396.662 (088.8) (56) Зиборов С.P. и др. Функциональные преобразователи с дискретным компандированием сигнала. — М.,: Энергоиздат, 1988, с. 61. (54) УСТРОЙСТВО ДИСКРЕТНОЙ РЕГУЛИРОВКИ ВЕЛИЧИНЫ ВХОДНОГО СИГНАЛА (57) Изобретение относится к радиотехнике, Цель изобретения — увеличе»ие диапазона регулирования и повышение точности. Устрво содержит регистры 1, 6 и 9 памяти, блок

2 сравнивания кодов. эл-ты И 3, 4, 15, 17, 21 Ы» 162б332 А1 и 26, реверсивный счетчик 5, коммутатор 7 кодов, постоянный запоми»ающий блок 8, блок 10 с дискретно регулируемым коэффициентом усиления, состоящий из двух управляемых усилителей, выполненных на операционных усилителях 11 и 12 и перемножающих ЦАП 13 и 14, а также эл-т ИЛИ

16, одновибратор 18, эл-ты задержки 19, 24 и 27, инверторы 20 и 22, г-р 23 тактовь>х импульсов, сумматор 25 и D-триггер 28.

Цель достигается за с >ет обеспечения управления установкой коэффициентов усиления управляемых усилителей блока 10 с помощью регулируемых цифровых экспоненциальных кодов блока 8 и регистра 9, 2 ил.

1626332

Изобретение относится к радиотехнике и может быть использовано для автоматической калибровки измерительных трактов спектроанализаторов и для регулировки коэффициента передачи тракта.

Ll,ель изобретения — увеличение диапазона регулирования и повышение гочности, На фиг.1 . представлена структурная электрическая схема устройства дискретной регулировки величины входного сигнала; на фиг. 2 — временные диаграммы, поясняющие работу устройства.

Устройство дискретной регулировки величины входного сигнала содержит третий регистр 1 памяти, блок 2 сравнения кодов, перьый и второй элементы И 3 и 4, реверсивный счетчик 5, первыи регисгр б памяти, коммутатор 7, постоянный запоминающий блок 8, второй регистр 9 памяти, блок 10 с дискретно регулируемым коэффициегпом усиления, выполненный s виде операционных усилителей 11 и 12 и цифроаналогов",х преобразователей (ЦАП) 13 и

14, третий элемент И 15, элемент ИЛИ 16, четвертый элемент И 17, одновибратор 18, первый элемент 19 задержки, первый инвертор 20, пятый элемент И 21, второй инвертор 22, генератор 23 тактовых импульсов, второй элемент 24 задержки, сумматор 25, шестой элемент И 26. третий элемент 27 задержки и D-триггер 28, Устройство работает следующим образом

Цепи начальной установки не показаны.

В исходном состоянии регистры б и 1 памяти и реверсивный счетчик 5 находятся в нулевом состоянии, а во второй регистр 9 памяти занесен экспоненциальный цифровой код, соответствующий коэффициенту усиления 0 дБ, Усилители с управляемым коэффициентом усиления выполнены по идентичным схемам на базе перемножающего ЦАП, включенного в цепи обратной связи операционного усилителя, при этом выход усилителя соединен с входом опорного напряжения ЦАП. Код коэффициента усил..— ния первого усилителя находится в первом регистре б памяти, выходы которого через коммутатор 7 кодов (цифровой, мультиплексор) подключены к адресным входам постоянного запоминающего блока (ПЗБ) 8, Цифровой экспоненциальный код с выхода

ПЗБ 8 управляет установкой коэффициента усиления первого управляемого усилителя, состоящего из ЦАП 13 и операционного усилителя 11, На время длительности импульса одновибратора (фиг, 2м) коммутатор 7 кодов подключает к адресным входам ПЗБ 8, вместо кодов с выхода первого регистра 6 па5

55 мяти, коды с выхода сумматора 25. Импульсом, задержанным в первом элементе 19 задержки (фиг, 2н), цифровой экспоненциальный код с выхода ПЗБ 8, соответствующий коду адреса с выхода сумматора 25, заносится во второй регистр 9 памяти, Этот регистр 9 памяти управляет установкой коэффициента второго управляемого усилителя, состоящего из ЦАП 14 и операционного усилителя 12, Длительность импульса одновибратора 18 находится в секундном диапазоне, и первый управляемый усилитель не успевает отработать изменение кода на его входах во время занесения кода из ПЗБ 8 во в.горой регистр 9 памяти для второго управляемого усилителя, В исходном состоянии D первом регистре 6 памяти нулевой код, а во втором регистре 9 памяти экспоненциальный цифровой код, соответствующий О дБ, поэтому общий коэффициент усиления блока 10 равен О дБ. Eia входах блока 2 сравнения кодов нулевые коды, поэтому на выходе

"Равно" (А =- В) будет "лог. 1" и через инвертор 22 блокируется генератор 23.

По сигналу "Пуск" (фиг, 2а) осуществляется занесение управляющего кода коэффициента усиления. поступающего, например, от ЭВМ в третий регистр 1 памяти, Код с выхода третьего регис1-ра 1 памяти превышает код с выхода реверсивного счетчика 5, поэтому на выходе "Равно" (А =- В) блока 2 сравнения кодов будет "лог О" (фиг, 2г) и блокировка с генератора 23 импульсов снимается. На выходе " Больше " (C > В) блока

2 сравнения кодов будет "лог.1" (фиг,2е) и импульсы генератора 23 импульсов проходят через первый элемен И 3 на вход "+1" реверсивного счетчика 5 (фи . 2б). Каждый импульс генератора 23 импульсов вначале увеличивает число в реверсивном счетчике

5 на единицу(фиг. 2ж), а затем, пройдя через второй элемент 24 з держки (фиг. 2в) и пятый элемент И 21 (фиг, 2I.), заносит полученный код из реверсивного счетчика 5 в первый ре)истр б памяти, Этот пять|й элемент И 21 разрешен сигналом "лог, О", прошедшим через инвертор 20, так как старший разряд кода на выходе реверсивного счетчика 5 находится в нуле (фиг. 2и). В реверсивном счетчике 5 происходит плавное увеличение кода с дискретностью управляющего кода. Такое же увеличение кода будет и в первом регистре б памяти, Этот код требуемого коэффициента усиления совпадает с адресом ПЗБ 8, v. соответствующих ячеиках памяти которого хранится экспоненциальный цифрозой код, ко1орый управляет установкой коэффициента усиления первого управляемого усилителя. Плавное изменение числа B реверсивном счетчике

1626332 вызывает ступенчатое изменение коэффициента усиления первого управляемого усилителя, причем величина ступени равна 1 дБ. Увеличение кода в реверсивном счетчике 6 происходит до сравнения с кодом в 5 третьем регистре 1 памяти, после чего сигналом "лог. 1" с выхода "Равно"(А= В)блока

2 сравнения кодов, прошедшим через второй инвертор 22, блокируется генератор 23 импульсов и устройство переходит в режим 10 ожидания нового кода коэффициента усиления.

Если новое значение управляющего кода превысит величину середины диапазона, т,е. величину 31 дБ, при общем диапазоне в 15

62 дБ, то после снятия блокировки с генератора 23 импульсов код в реверсивногл счетчике 5 увеличивается и, когда OH достигнет кода 011111(31 дБ), тогда в первом регистре

6 памяти будет код 11111 (без старшего рээ- 20 ряда), На выходе третьего элемента И 15 будет "лог.1(фиг. 2л), которая через элемент

ИЛИ 16 разрешает прохождение импульса через четвертый элемент И 17 нэ запуск одновибратора 18, а значит и на занесение 25 экспоненциального цифрового кода, соответствующего 9 дБ, во второй регистр 9 памяти. Код на выходе сумматора 11 равен нулю 00000, так как сумматор 15 всегда суммирует коды с выхода реверсивного счетчи- 30 ка 6 с кодом единицы 00001, т.е. 11111 +

00001 = 00000. Фактически происходит повторение кода ео втором регистре 9 пагляти, т.е. он не изменяется. При дальнейшем прямом счете в реверсивном счетчике 6 стар- 35 ший разряд принимает уровень "лог. 1", а так как занесение в первый регистр 6 памяти происход. т с задержкой во еторогл элементе 24 задержки, то новое число в первый регистр 6 памяти не заносится, потому ч — î 40 пятый элемент И 2 будет уже забл<>кироеэн сигналом "лог, 0". В первогл регис<ре 6 памяти останется код 11111 (31 дБ) и соответственно коэффициент усиления первого управляемого усилителя останется равным 45

31 дБ (фиг. 2о). Дальнейшее увеличение коэффицентэ усиления происходит во втором управляемом усилителе (фиг. 2п), так как сигнал "лor.1" с выхода старшего разряда реверсивного счетчика 6 через элемент 50

ИЛИ 16 разрешает через ч т аертый элемент

И 17 прохождения импульсов на запуск одновибратора 18, а значит и на занесение нового экспоненциально о цифрового кода ео второй регистр 9 памяти, импульсом, 55 проходящим через второй элемент 24 задержки (фиг. 2H), Коэффициент усиления второго управляемо;о усилителя будет увеличиваться через 1< дБ, например, общий коэффициент усиления 32 дБ будет состоять из 31 дБ первого усилителя и 1 дБ второго усилителя (фиг. 2р); общий коэффициент усиления 40 дБ — из 31 дБ и 9 дБ и так далее.

После достижения равенства управляющего кода и кода в реверсивном счетчике 5 произойдет блокировка генератора и усилиJ тели будут иметь коэффициенты усиления, определяемые кодом коэффициента усиления е первом регистре 6 памяти и экспоненциальным цифровым кодом во втором регистра 9 памяти.

При поступлении нового управляющего кода в третий регистр 1 памяти, меньшего, чем код в реверсивном счетчике 5, на выходе "Равно" (А = B) блока 2 сравнения кодов вновь будет уровень "лог, 0", и на выходе

"Меньше" (А-В) — "лог. 1" (фиг, 2д) и <импульсы генератора 23 импульсов поступают на вход "-1" реверсивного счетчика 5, В реверсивном счетчике 5 число уменьшается и соответственно изменяются экспоненциальные цифровые коды во втором регистре

9 памяти. Коэффициент усиления второго управляемого усллителя уменьшается. Как только будет достигнут код 011111 (31 дБ) в реверсивном счетчике 6, так на выходе сумматора 11 будет код 00000 и сигнал "лог. 1" с пыхода третьего элемента И 15 разрешает прохождение импульса с выхода второго элемента 24 задержки на запуск одновибратора 18. Во второй регистр 9 памяти зан<тсится экспоненциальный цифровой код, соответстеу<ощий О дБ второго управляемого усилителя, Этот код остается ео втором регистре 9 памяти при дальнейшем уменьше«ии числа е реверсивном счетчике 6.

Дальнейшее уменьшение коэффициента усиления (гленьше 31 дБ) происходит только в первом управляемогл усилителе, так как сигнал "лог. 0" с выхода старшего разряда реверсивного счетчика 6 проходит через первый инеертор 20 и разблокирует третий элемент И 21. Импульсы с выхода второго элемента 24 задержки проходят через пятый элеглент И 21 на занесение B первый регистр 6 памяти кодов с выхода реверсивного счетчика 6. После равенства кодов г реверсивном счетчике 6 и третьем регистре

1 памяти будет установлен новый коэффициент усиления, Положительный фронт сигнала с выхода "Равно" (А = В) блока 2 сравнения кодов устанавливает в единичное состояние D-триггер 28, и первый же следующий импульс с выхода второго элемента 24 задержки проходит через шестой элемент И 26 и в качестве импульса "Готов" (фиг. 2с) проходит на выход устройства к

ЭВМ. Этот сигнал "Готов" свидетельс-,еует об окончании процесса установки нового коэффициента усиления. Импульс Готов"

1626332 через третий элемент 27 задержки возвращает D-триггер 28 в исходное нулевое состояние.

Формула изобретения

Устройство дискретной регулировки величины входного сигнала, содержащее блок с дискретно регулируемым коэффициентом усиления, реверсивный счетчик, первый и второй элементы И, выходами подключенные к входам реверсивного счетчика, и генератор тактовых импульсов, выход которого подключен к одному из входов первого и второго элементов И, а также блок сравнения, о т л и ч а ю щ е е с я тем, что, с целью увеличения диапазона регулирования и повышения точности, блок с дискретно регулируемым коэффициентом усиления выполнен в виде двух последовательно соединенных инвертируюцих операционных усилителей, в цепи отрицательной обратной связи каждого из которых включен перемножающий цифроаналоговый преобразователь, кодовые входы каждого из которых являются первым и вторым управляющими входами блока с дискретно регулируемым коэффициентом усиления соответственно, блок сравнения выполнен в виде блока сравнения кодов, а в устройство введены последовательно соединенные первый регистр памяти, коммутатор кодов, постоянный запоминающий блок и второй регистр памяти, последовательно соединенные третий элемент И. элемент ИЛИ, другой вход которого подключен к выходу старшего разряда реверсивного счетчика, четвертый элемент И и первый элемент задержки, выход которого подключен к управляющему входу второго регистра памяти, и одновибратор, включенный между выходом четвертого элемента И и управляющим входом коммутатора, последовательно соединенные первый инвертор и пятый элемент И, включенные между выходом старшего разряда реверсивного счетчика и управляющим входом

5 первого регистра, второй элемент задержки, вход которого подключен к выходу генератора тактовых импульсов. выход — к другим входам четвертого и пятого элементов И, сумматор кодов, один вход которого

10 является входом кода единицы, выход подключен к другому входу коммутатора, второй инвертор, включенный между выходом

"Равно" блока сравнения кодов и входом . "Остановка" генератора тактовых импуль15 сов, подключен к входу второго элемента задержки D-триггер, информационный вход которого подключен к выходу "Равно" блока сравнения кодов, выход — к другому входу шестого элемента И, третий элемент задер20 жки, включенный между выходом шестого элемента и входом сброса D-триггера, третий регистр, информационный вход которого является входсм для подачи кода коэффициента усиления, управляющий вход

25 — входом "Пуск" устройства, выход подключен к одному из выходов сумматора кодов, выходы "Больше" и "Меньше" которого подключены к другим входам первого и второго элементов И соответственно, при этом вы30 ходы постоянного запоминающего блока и второго регистра подключены соответственно к первому и второму управляющим входам блока с дискретно регулируемым коэфициентом усиления, выходы разрядов ре35 версивного счетчика, кроме старшего, подключены к информационному входу первого регистра, входам третьего элемента И и к другим входам блока сравнения кодов и сумматора, а выход шестого элемента И яв40 ляется входом "Готов" устройства.

1626332 (1

Мъ о (1 3 м:.> Ф ) С > с «) 3 с>

Составитель Л.Закс

Редактор В.Бугренкова Техред М,Моргентал Корректор М.Демчик

Заказ 283 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г, Ужгород, ул,Гагарина, 101