Цифровой фильтр

 

Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки случайных процессов, например, при фильтрации и спектральном анализе. Цель изобретения - упрощение цифрового фильтра путем уменьшения числа блоков обработки без ухудшения точности фильтрации. Цифровой фильтр содержит блоки 3.1...3.L обработки, которые содержат умножители 4.1.1...4.L.M, модульные сумматоры 5.1.1...5.L.M, регистры 6.1.1...6.L.M, и блок 7 восстановления результата. Введены модулятор 1, сумматор 2 и накапливающие сумматоры 8 и 9. В цифровом фильтре операция свертки реализуется путем операций над вычетами входных отсчетов и отсчетов импульсной характеристики в системе остаточных классов. Кроме того, входные отсчеты преобразуются с помощью модулятора 1 в формат многоуровневой дельта-модуляции, что приводит к уменьшению их разрядности, что позволяет уменьшить количество блоков 3. 1 з.п.ф-лы, 1 ил.

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

MO ИЗОБРЕТЕНИЯМ И OTHPbfTHRM

ПРИ ГКНТ СССР (21) 4458854/24-09 (22) 12.07.88 (46) 30.12.90. Бюл. № 48 (72) А. В. Тимченко (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1246344, кл. Н 03 Н 17/00, 1984. (54) ЦИФРОВОЙ ФИЛЬТР (57) Изобретение относится к вычислительной технике и может быть использовано в устройствах цифровой обработки случай.. ных процессов, например, при фильтрации. и спектральном анализе. Цель изобретения— упрощение цифрового фильтра путем уменьшения числа блоков обработки без ухудшения точности фильтрации. Цифровой фильтр

„„SU„„1617635 A 1 (51) 5 Н 03 Н 17 00 Н 03 М 3 02

2 содержит блоки 3.1,...,3.1обработки,,котдрые содержат умножители 4.1.1, ..., 4.1.М, модульные сумматоры 5.1.1, ..., 5.1.М, регистры 6.1.1, ..., 6.1..М, и блок 7 восстановления результата. Введены модулятор 1, сумматор

2 и накапливающие сумматоры 8 и 9. В цифровом фильтре операция свертки реализуется путем операций над вычетами входных отсчетов и отсчетов импульсной характеристики . в системе остаточных классов.

Кроме того, входные отсчеты преобразуются с помощью модулятора 1 в формат многоуровневой дельта-модуляции, что приводит к уменьшению их разрядности, что позволяет уменьшить количество. блоков 3. 1 з.п флы,! ил.

thl7635

Изобретение относится к вычислительной технике и может быть использовано в устройства х цифровой обработки случайных процессов, например, при фильтрации и спект- ральном анализе. 9

Цель изобретения -- упрощение цифрового фильтра путем уменьшения числа блоков обработки беэ ухудшения точности фильтрации.

На чертеже . приведена электрическая . структурная схема цифрового фильтра.

Цифровой фильтр содержит модулятор 1, ; сумматор 2, блоки 3.1, ...„З.L обработки, ,умножители 4.1.1, „4.1.М, модульные сум1, маторы 5.1.1, ..., 5.1.М, регистры 6.1.1,, 6.1 .М, блок 7 восстановления результата,, первый и второй накапливающие сумматоры 8 и 9, вход 10, вход 11 задания константы, выход 12, входы 13.1, ..., 13.1 нулевого значения и входы 14.1.1, ..., 14,L.Ì. задания вычетов коэффициентов цифрового фильтра.

В предлагаемом цифровом фильтре для представления отсчетов входного сигнала используется многоуровневая дельта-модуляция.

В фильтре реализуется следующий алгоритм цифровой фильтрации.

Выходной сигнал цифрового фильтра, в котором входной сигнал и импульсная характеристика представлены в формате многоуровневой дельта- или дифференциальной З0 импульсно-кодовой модуляции, а выходной — в формате импульсно-кодовой модуляции, описывается формулой цифровой свертки .4х) где (p I, k)0 — входная последовательность (S " ); гп=-0, Я вЂ” -1 -- весовая последовательность.

Вычисления по (1) разделяются на три этапа, каждый. из которых соответствует суммированию с накоплением:

Y„= — X9Y;;

9Y; =- 2 12Y,; н= нэ4< ) @2У 5! ) 0

Применение многоуровневой дельта-модуляции (пли дифференциал ьной импульсно- 50 кодовой модуляция) для представления входного сигнала и импульсной характеристики позволяет получить заданную разрешающую способность при низкой разрядности указанных шагов квантования.

Шаги квантования входного сигнала

<ф .Йь

;S»I и импульсной характеристики (Ь1 предт",çëÿþòñë последовательностями целых чи, ел, определяемых из выражения

>xj у ., <х) S» = — Е»пн п1Е Х (К„/2),EN (Ix»--х»1/

/амин + А) ), .«s где Е» — знак шага квантования входного сигнала;

К„" — — число уровней квантования;

ENT() — целая часть величины (); х», х» — - отсчеты входного сигнала и его аппроксимация;

« )мин — минимальный HpH)левой шаг KBBHтования;

А=0,9 — для К „" нечетного и А= — 0,5 для четного, причем для четных и нечетных значений К „ выполняется соотношение

J S»I(ENT(K„j2).

В предлагаемом цифровом фильтре алго ритм (2) реализуется путем операций над вычетами шагов квантования входного сигнала (и импульсной характеристики) в системе остаточных классов (СОК).

Фильтрация в СОК предполагает оперирование с вычетами шагов квантования вход, ного сигнала и импульсной характеристики, являющимися последовательностями целых положительных чисел, значения которых не превышают заданного модуля. Поэтому, выбрав значение всех модулей Pi)K„, I=1, L, L — число оснований СОК, для перевода фильтрации в СОК все шаги квантования входного сигнала достаточно сместить на вет) личину а = К„/2, т.е. v. процессе фильтрации оперировать с входной последователь(XJ ностью вида (S»+a). Подстановка последовательности IS»+a} в (2) не изменяет значения второй разности и результата фильтрации при использовании импульсной характеристики цифрового фильтра с многоуровневой дельта-модуляцией с линейной фазочастотной характеристикой, так как импульсная характеристика является„нечетной отои <А> носительно середины S= — Sz

Ьлагодаря тому, что при многоуровневой дельта-модуляции диапазон изменения выход ного сигнала модулятора меньше, чем при .импульсно-кодовои модуляции, при одина ковой разрешающей способности фильтров с укаэанными видами модуляции диапазон изменения значений второй разности предлагaåìîãî цифрового фильтра, равный:

D = К„X,,IS„, j, является значительно уже диапазона изменения выходного сигнала фильтра с импульсно-кодовой модуляцией. Это позволяет уменьшить число оснований L, а значит, упростить схему фильтра, обеспечивая заданную разрешающую способность.

Одновременно для многоуровневой дель, та-модуляции, учитывая сравнительно малый диапазон изменения сигнала модулятора, практически всегда легко выполнить условия

161 7635

К,"<Рр. ii где Рр — — значения взаимно простых оснований, применяемых обычно для фильтрации сигналов в СОК с импульс- 5 но-кодовой модуляцией.

Учитывая последнее, цифровыми фильтрами с дельта-модуляцией в СОК можно об<м) рабатывать входной сигнал вида {$),+а{, исключая преобразование из позиционного представления в модулярное, так как указанное представление при выполнении условия (3) совпадает с модулярным: (Ь),+а)mode= Я +а.

Вычисление второй разности выходного сигнала в предлагаемом фильтре разделе- но на L параллельных ветвей, в каждой из которых проводится нерекурсивная фильтрация вычетов сигналов согласно алгоритму, )е> )г

Ф Y), = (XS (S +a) { modPg ла=д

rM А где S = (ъ) modPg — вычеты коэффициентов, значения которых в большинстве 25 пра трческих случа)О и S =P,+Sg> для S (О, так как ,л>-" = число уравнений квантования импуль- 30 сной характеристики

К „ьЬ К,", а К „аРг, Восстановление значения (2) из (4) производится согласно китайской теореме об остатках, а получение выходного сигнала предлагаемого цифрового фильтра в формате 35 импульсно-кодовой модуляции — двухкратным непрерывным накоплением значений второй разности.

Работа предлагаемого фильтра начинается с обнуления всех регистров 62,i, 1=1,1,1= 40

= I,М и накапливающих сумматоров 8 и 9, в результате чего на выходах указанных блоков и выходе 12 устанавливается нулевое значение сигнала (цепи синхронизации и сброса не показаны).

Входной аналоговый сигнал x(t) с входа,45

10 поступает на вход модулятора 1 много уровневой дельта-модуляции, где преобразуется в моменты дискретизации в дельта-последовательность Я, k)0. Последовательность отсчетов входного сигнала поступает на первый вход сумматора 2, на второй 50 вход которого с входа 11 подается постоянное значение a=ENT(K,/2), где К „" — число уровней квантования модулятора 1. Поэтому выходная последовательность сумматора

2 {S)+a) g (О,КД и совпадает с модулярным представлением для Р))К„где PI — зна55 чение 1-го основания.

3 каждом блоке 3.3, f= 1,1, реализует- . ся алгоритм (4) цифровой фильтрации над., вычетами отсчетов входного сигнала {S qg-а{ и„вычетами высовой последовательности

УА, =- и mood Т

Разрядность умножителей и сумматоров

4.К.1, 5.К,i,i= I,Ì, в блоках 3.8 определяется максимальной разрядностью модуля PI u практически R " = log P) 4,...,6. Разрядность вычетов отсчетов входного сигнала

< Ì) практически еще ниже 1х;..< = 3...5. Поэтому в предлагаемом цифровом фильтре используются табличные умножители и сумматоры, выполненные на постоянных запоминающих устройствах с максимальной разрядностью (А) <я) адреса Rwaxc+ Рмтк = 6, ..., 10 для умножителей и 21х."-. = 8, ..., 12 для сумматоров.

Время умножения и сложения в таких блоках табличной арифметики составляет один такт, длительность которого не превышает вреленя выборки результата операции из блоков постоянной памяти.

В каждом блоке 3.(используются одинаковые умножители 4.Рл и сумматоры

5Х1,i= I,M. Результаты умножения и сложения по модулю PI записаны в них без ошибок округления на этапе проектирования фильтра, Рассмотрим формирование свертки (4) в блоке З.l. Для этого определим базовую операцию, выполняемую модульнымн умножителем 4,I.I, сумматором 5.!. . и регистром

6.l.i,i= 1,М: п>р

Sp = Р)- +()+а) S„-i) п>о"Рг

<Ь): где S„ „I, — вычет соответствующего коэффициента, значение которого подается на входы 14.г, .i умножнтеля 4.0л.

После М тактов, учитывая нулевое начальное значение, записанное в регистрах

6.E.i,i = I,М, и нулевое значение сигнала на втором входе первого сумматора 5.1).1, значение сигнала на выходах регистра 6.ИМ ,<, ) -.

Такое построение блока 3.3 позволяет упростить выполнение модульных сумматоров 5.f .i: они обладают только двумя группами входов, в то время как в прототипе число групп входов равно длине весовой последовательности М, что затрудняет его реализацию и ограничивает быстродействие из-за большого дерева суммирования.

Сигналы с выходов блоков 3.1, ., 3.L

Я < > поступают на входы блока 7 восстановления результата, где производится обратное преобразование из модулярного представления в позиционное. Ф ункп и<о пи рование блока 7 производится в соответствии с китайской теоремой об остатках тд .

16!7635

Вне устройс183, TBK как нет необходимости

t< построен и и большого дерева с умм ирования. () У (X (NÓE Ä2Y (J)g) п)ос} а );

F=» ь где N=P Pg N) D, а значения Uz опреде— 1 > ляются йз сравнения

Объединение блоков 4.t.iи,5.3.1 в одном блоке табличной арифметики также способствует увеличению быстродействия, так как позволяет уменьшить длительность такта. (N/Pt2) UII E mî!1Ðt(>..

8 соответствии с соотношением (4) зна)ения Ч У<, вычисляются заранее для всех

Б 10 г (Е! Формула изобретения

: начений Я У», являющихся Р= — -ХЯ! разряд8=<

| b«адРесом лля блока 7. Выполнение бло- 1. Цифровой фильтр, содержащий?. бло, а 7 для большого числа оснований опися- ков обработки, где L)2, Входы ор

|о в пРототипе и в данном устроистВе осо- объединены, и блок восстановле ия резульбенностей не имеет. в, 15 тата, 3-й вход которого, (=11, с динен с

Последовательность значений (Ф К!}, }с 0, выходом (-го блока обработки, а каж ый поступает ня входы первого накапливаю- блок обработки содержит М ум о ит ей, щего сумматора 8, где суммируется с накоп- где М вЂ” порядок цифрового фильтра, перленным В нем значением, формчруя послевые входы которых являются входами зададовательность i V У|,), которая в c (to -o оче1 едь 20 ния вычетов коэффициентов цифрового

-|оступает на входы второго накапливаю)це фильтра, М модульных сумматоров и М ре о сумматора 9, где суммнруется с накоплен- гистров, отличающийся тем, что, с целью нь«B нем значением, формируя выхоЛной упрощения цифрового фильтра путем уменьсигнал цифрового фильтра в фоРмате " м- щения числа блоков обработки без ухудПульсно-кодовой модуляции {Y<,}. шения точности фильтрации, введены послеНезначительнаЯ РазРЯдность, котоРаЯ ос- 25 довательно соединенные модулятор многотаетсЯ постоЯнной ллЯ всех Умножителей и уровневой дельта-модуляции, вход которого модУльных сумматоров 4.0.1, 5.0}.i=- I,М, поз- является входом цифрового фильтра, и сумВолнет объединить моЛУльный сумматор с матор, выход которого соединен с входами

gto< ÓëüHt tM Умножителем и выполнить их в блоков обработк(», а также последовательно

Виде одного блока табличной аРифметики, соединенные первый някапливающи)з суммапримср В It me ttocTO!IHI»oto "IIOMHtt to 1|е З(p oxoq KOTopo o ое HHet c выходом

Го троЙСТВ 11ри вь|полне ни такого блока б ока вос. а овле я результата, и второй с (!<)!

Ня один зялянныи кмффиц ент S c o a „„„„;, с о

<> ОС1 ходов ограничено величиной К.а-+К. ." = - является выходом цифрового фильтра, входом задания константы которого является схеМах "1ЗУ широкого "Рименен"я второй вход сумматора, причем в 3-м блоке ((poMe того, быстродействие такого умно- % обработки Вторы".. Входы всех умножителей гкителя-сумматора определяется временем являются входом Гго блока обработки, вывыборки из ПЗУ записа||ного в нем значе- ход i-го умножителя, где i=f,Ì, соединен ния и выше„чем при последовательном ; первь«входом i-го модульного сумматора, вкл|очении умножителя и сумматора. выход которого соединен с входом i-го

Г!озиционный сУмматоР 2„благодари низ- 40 регистра, выход которого, за исключением кой РазРЯдности шагов квантованиЯ вход- выхода N ãî регистра, соединен с вторым ного сигнала, также может быть выполнен входом (i+1)-го модульного сумматора, а табличным — на ПЗУ. выход М-го регистра является выходом (аким о Разом преЛлягяе аbtA цифро|зой g-ão блока обработки, входом нулевого фи1bTp осуц|еств<|яет цифровук1 фильтрацию значения которого является второй вход сигнала многоуровневой дельта-модуляции в 45 i-го модульного сумматора.

СОХ, используя знячнтел|||о меньшее, чем в 2, Фильтр по п. 1, отличающийся тем, прототипе, число оснований, благодаря Умень- чт. ll блохах обработки i-е умножитель и шению числа оснований для Вычисления модульный сумматор выполнены в виде второй разности Bbtxogjt!Oto сигнала. При блока постоянной памяти, первый и второй обеспечении заданной разрешающей способ- входы которого являются Входом блока обности схема предлагаемого фильтра проц|е. 50 работки и входом задания вычетов коэфИзменен|(е структуры блока З.}),В= — ГГ, поз- фициентов цифрового фильтра соответственволяетупроститьвыполнение модульных сум- но, а третий вход блка постоянной пямямяторов 5.1,l,i,=.-!,Ì (они име)от только две ти является вторым входом i-ro модульногруппы входов), и увеличить быстродейст- го сумматора.

Составитель С. Муаь<чук

Текрсл A. Кравчук Корректор Н. Король

Тираж Г>52 I) ontt t»et<<>< (1(1(111(1(1 Гос<2<;t(«и< нн<>г<> к< t>tt»",ста Io наов>ретениим и отк(>ttttt>19 ири ГК))Т СССР

I I З>, <><>некиа, 2К -3,, Раушскаи >>а<»., !L. 4/5

11роианоис t!>< I>i >-и <ла <с. ьгкни > <>i« и»ат «I) >T< >t<», г. УжгоГ<оа, ул. ) агарина, (0)