Устройство для адаптивного преобразования аналоговых сигналов в код

 

Изобретение относится к автоматике, телемеханике и может использоваться в адаптивных телеметрических системах. Устройство осуществляет преобразование в дискретные моменты времени входного аналогового сигнала в код, запоминание существенных значений выборок преобразованного сигнала и выдачу запомненных существенных выборах по запросу на выходы 18, что уменьшает информационную избыточность преобразуемого сигнала и повышает информативность устройства. Устройство содержит компаратор 1, элементы НЕ 2, 10, элементы И 3, 4, 9, 13, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ 5, триггер 6, счетчики 7, 11, цифроаналоговый преобразователь 8, блок 12 оперативной памяти, информационные и тактовые входы 14, 15 и 16, 17, информационные и управляющий выходы 18 и 19. 2 ил.

СООЭ СОВЕТСКИХ

ООН ЮЮ

РЕСГ1УБЛИН (g1)g G 08 С 19/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЭСБРЕТЕНИЯМ И ОТНРЬГИЯМ

flPH ГКНТ СССР (21) 4680343/24-24 (22) 18.04.89 .(46) 23..12.90. Бнщ, М 47 (72) В.В.Назаров и A.H.Àðõèïîâ (53) 621..398 (088.8)

{56) Авторское свидетельство СССР

У 1123045, кл. G 08 С 19/28, 1984.

Авторское свидетельство СССР

9 1206958, кл. Н 03 М 3/02, 1984. (54) УСТРОЙСТВО ДЛЯ АДАПТИВНОГО ПРЕОБРАЗОВАНИЯ АНАЛОГОВЫХ СИГНАЛОВ В КОД (57) Изобретение относится к автоматике, телемеханике и может использоваться в адаптивных телеметрических, системах. Устройство осуществляет

1 преобразование в дискретные моменты

„„SU„„1615772 А1

2 времени входного аналогового сигнала в код, эапоминание существенных значений выборок преобразованного сигнала и выдачу запомненных существенных выборок по запросу на выходы 18, что уменьшает информационную избыточность преобразуемого сигнала и повышает информативность устройства Устройство содержит компаратор 1, элементы HK 2

10, элементы И 3, 4, 9, 13. элемент

ИСКЛЮЧАКО ЕЕ ИЛИ-HE 5, триггер 6, счетчики 7, 11-, цифроаналоговый преобразователь 8, блок 12 оперативной памяти, информационные и тактовые входы 14, 15 и 16, 17, информационные и управляющий выходы 18 и 19, 2 нл, .И е

1615772

Изобретение относится к автоматике, "гелемеханике и может использоваться

Р адаптивных телеметрических системах.

Цель изобретения — повышение инфор итивности устройства.

На фиг.1 показана функциональная хема устройства; на фиг.2 - времене диаграммы, поясняющие его работу. 10

Устройство содержит (фиг.1) компаатор 1, первый элемент НЕ 2, второй первый элементы И 3 и 4, элемент

СКЛКИАКЩЕЕ ИЛИ- НЕ 5, триггер 6, перый реверсивный счетчик 7, цифро» 15 налоговый преобразователь 8, третий лемент И 9, второй элемент НЕ 10, торой реверсивный счетчик 11, блок

2 оперативной памяти, четвертый лемент И 13, второй и первый инфор 20 ационные входы 14 и 15, первый и торой тактовые входы 16 и 17, инфорационные и управляющий выходы 18

19.

Преобразование входного сигнала 25

g.(t) (фиг.2а) в двоичный код осущетвляется методом следящего уравновевания, заключающегося в поочередном

6равнении преобразуемого сигнала на

1"м такте временной дискретизации

Ю суммой образцовых дискретных вели ин, определяемой формулой

S (Е )= Д0„8,> К" 2

j=o

Вде 3Uqq — величина шага квантования;

К вЂ” коэффициент для двоичной

3 системы счисления, равный

0 или 1 в зависимости от результатов сравнения на 40

i-м такте временной дискретизации;

rr — разрядность двоичного кода преобразования;

Б (t,) — восстановленный аналоковый 45 сигнал, соответствующий с заданной погрешностью входному на i-м такте временной дискретизации.

В процессе преобразования сигнала

S(t) Формируется последовательность дельта-сигналов Q," (фиг.4в), которые. Формируются по правилу

1 при. S(t) S(t);

0 при S(t) c. Й )° ., Сигнал S (t) формируется цифроаналоговым преобразователем 8 (фиг.2а) из двоичного кода счетчика 7 разрядностью а и отражает исходный сигнал с заданной погрешностью. Величина этой погрешности определяется числом разрядов двоичного кода, используемог o для восстановления сигнала S (t), и может регулироваться в необходимых пределах количеством разрядов двоичного кода, подаваемого с выхода счетчика 7 в цифроаналоговый преобразователь 8.

Для определения адаптивных выборок дельта-сигналы подвергаются логической обработке, в результате которой формируется сигнал V, (фиг.2г)

= D приЬ, ФД,;

= 1 при Ь; =Д, „

Темп обработки дельта-сигналов определяется входной тактовой частотой импульсов Г„ (фиг.?б), которая назначается с учетом динамических и частотных свойств преобразуемого сигнала.

Двоичные коды сформированных адаптивных выборок и коды времени, соответствующие моментам их формирования, записываются в блок 12 памяти.

Временная привязка адаптивных выборок при передаче их в асинхронном режиме позволяет восстанавливать исходный сигнал Б() без искажений его формы.

Информационная емкость блока 12 зависит от количества запоминаемых адаптивных выборок в течение отрезка времени, определяемого внешним устройством, погрешности преобразования, определяемой количеством разрядов счетчика 7, и точности временной привязки, определяемой количеством разрядов кода времени на входе 14.

Для выдачи кодов преобразованного сигнала S(t) из блока 12 на выходы 18 на вход 17 поступают импульсы считывания U<< (фиг.2д), которые формируются .внешним устройством при наличии сигнала готовности на выходе 19 Ur (Фиг.2е). В свою очередь, сигнал готовности U формируется только при наличии в блоке 12 двоичного кода хотя бы одной адаптивной выборки, При этом в моменты формирования и записи адаптивных выборок он не Формируется, так как считывание информации из блока 12 в эти моменты времени приведет к потере формируемой адаптивной выборки.

Устройство работает следующим образом.

2 щийся в данный момент времени в счет чике 7,является избыточным. Сигнал тивной выборке и, поступая на вход блока 12, переводит его в режим записи информации. Фронтом тактового импульса, поступакщего на вход 16, двоичный код входного сигнала с выходов счетчика 7 и двоичный код времени с входа 14 записываются в ячейки блока 22 памяти по адресу, определяемому двоичньпк кодом, поступающим с выходов счетчика 11.

После записи информации спадом

2О тактового импульса производится инкрементирование адреса ячеек блока 12 памяти, Единичный сигнал U, =1 поступает на вход элемента И 9, и спад тактового импульса через открытый

25 элемент И 9 поступает на инкрементирующий вход счетчика 11. В результате двоичное число в счетчике 11 .увеличивается на 1, подготавливая очередные ячейки блока 12 памяти к записи двоичного кода последующей адаптивной выборки, Одновременно с логической обработкой дельта-сигналов и записью информации в блок 12 формируется сигнал

35 готовности устройства U к выдаче кодов входного сигнала из блока 12 на выходы 18, Для этого на втором выь ходе счетчика 2 2 формируется единичньпк сигнал, если в блоке 12 находится код хотя бы одной адаптивной выборки, I подлежащ-й выдаче.:, В противном..;-: случае, когда на адресные входы блока

f2 с первых выходов счетчика 11 пос« тупает адрес нулевой ячейки, что соответствует отсутствию в блоке 12 кодов адаптивных выборок, на втором счетчике 11 формируется нулевой сигнал. Этот сигнал через элемент И 13 поступает на выход 19. На другой вход элемента И 23 через элемент НЕ 10 поступает сигнал О, который:запрещает прохождение сигнала с второго выхода счетчика 11 в могкенты формирования и записи адаптивных выборок . Сфор. мированный сигнал готовности с выхода элемента И 13 поступает на выход 19 °

Таким образом, сигнал готовности U<--1 формируется только в том случае, кода в блоке 12 находится код хотя бы

5 161577

Сигнал S(t) с входа 15 поступает на первый вход компаратора 1, на второй вход которого подается восстановленный сигнал Б (), отображающий входной сигнал S(t) с требуемой точ5 ностью. Компаратор 1 сравнивает сигналы S(t), S (t) и в зависимости от результатов сравнения на. его выходе формируются дельта-сигналы: Ь, = 2 если S (t) ) S (t), и 1, =O, если S (t)» (I «» S (t) . Предположим, что сигнал

S(t) ) 8 (t), тогда сигнал Ь; =1 с выхода компаратора 1 открывает элемент И 4 и обеспечивает поступление с входа 16 тактовых импульсов на инкрементирующий вход счетчика 7, увеличивая его содержимое. Если Б(г-.)»

W S (t) то на выходе компаратора 1 формируется сигнал Ъ, =О, который, инвертируясь элементом НЕ 2, открывает элемент И 3, и тактовые импульсы поступают на декрементирующий вход счетчика 7, уменьшая его содержимое.

Таким образом, двоичный код в счет счетчике 7 в каждый момент времени пропорционален входному сигналу S(t).

Для формирования сигнала S (t) двоич= н"пй код из счетчика 7 поступает в цифроаналоговый преобразователь 8; а также на информационные входы блока

12 оперативной памяти .

Одновременно с преобразованием .входного сигнала S(t) в двоичный код осуществляется логическая обработка дельта-сигналов Ь;. На информационный вход триггера 6 поступает последовательность дельта-сигналов, отображаю- щих текущие изменения входного сигнала. Но спаду очередного тактового импульса в триггере 6 запоминается предыдущее значение дельта-сигнала и формируется сигнал, . Эти сигналы поступают на входы элемента 5

ИСКЛНИАЮЩЕЕ ИЛИ-НЕ 5, на выходе кото;рого формируется сигнал U, . При совпадении двух подряд следующих сигналов $, что соответствует изменению

9 сигнала S(г) (h.;», =6,=1 — его возрастанию, ; =Ь;=0 - его убыванию), на выходе элемента ИСКЛ2ОЧАКЩЕЕ ИЛИ-НЕ 5 появляется, единичный логический уровень.При чередовании дельта-сигналов (Ь, | g Й, ) на выходе зле|кента ИСКЛЮЧА!ЩЕЕ ИЛИ-НЕ- 5 формируется нулевой логический уровень, свидетельствующий о том, что входной сигнал в данный момент времени не изменяется и двоичный код регулярной выборки, находяU Î, поступая на вход блока 12, поддерживает его в режиме считывания информации, и запись данного кода регулярной выборки в блок 12 не происходит. Сигнал П;=1 соответствует адап1615772 о ной адаптивной выборки и когда отс утствует процесс формирования и зал си очередной адаптивной выборки.

Процесс накопления адаптивных выборок с соответствующими им кодами времени в блоке 12 происходит до тех пор, пока на вход 17 не поступят импульсы считывания информации. Импуль™ с » считывания с входа 17 проходят на екрементирующий вход счетчика 11 и еньшают двоичное число в счетчике

11, обеспечивая обратное переключение

5 ресов ячеек блока 12 памяти, в коорых хранятся коды предыдущих адапивных выборок. При этом коды адапвных выборок из блока 12 поступают а выходы 18.

Процесс считывания происходит до ех пор, пока вся информация из блока

2 не будет выдана либо пока не начется формирование очередной адаптивой выборки.

Таким образом, на выходах 18 по омандам от внешнего устройства фор- 25

» ируют двоичные коды значений входного сигнала S(t), только в случае его озрастания или убывания, что позвояет уменьшить информационную избы1 точность преобразуемого сигнала, а фа счет сохранения всех его существенных значений s блоке памяти иовы ить информативность устройства.

Формулаизобретения

У стройство для адаптивного преобразования аналоговых сигналов в код, одержащее компаратор, первый вход оторого является первым информацион- О ным входом устройства, выход компара, гора соединен непосредственно с ин-:!i формационным входом триггера, первым входом первого элемента И и через первый элемент НЕ с первым входа » второго элемечта И, выходы первого и второго элементов И соединены соответственно с суммирующим и выч»»тающим входами первого счетчика, выходы которого соединены с одноименными входами циФроаналогового преобразователя, выход которого соединен с вторым входом компаратора, третий и четвертый элементы И, выход четвертого элемента И является управляющим выходом устройства, тактовый вход триггера объединен с вторыми входами первого и второго элементов И и является первым тактовым входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения информативности устройства, в него введены элемент

ИСКЛИЧАКЩЕЕ ИЛИ-НЕ, второй элемент

НЕ, блок оперативной памяти и второй счетчик, вычитающий вход которого является вторым тактовым входом устройства, выход триггера соединен с пер- вым входом элемента ИСИПОЧАКЗЦЕЕ ИЛИНЕ, второй вход которого подключен к выходу компаратора, выход элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединен непосред ственно с первым управляющим входом оперативной памяти, первым входом третьего элемента И и через второй элемент НЕ с первым входом четвертого элемента И, второй вход третьего элемента И объединен с вторым управляющим входом блока оперативной памяти и подключен к первому тактовому входу устройства, выход третьего элемента

И соединен с суммирующим входом второго счетчика, первые и второй выходы которого соединены соответственно с одноименными адресными входами блока оперативной памяти и вторым входом четвертого элемента И,. первые и .вторые информационные входы блока опе» ративной .памяти соответстввнно являютея вторыми информационными входами устроиства и подключены к одноименным выходам первого счетчика, выходы блока оперативной памяти являются информационными выходами устройства.

1615772

Составитель M.ÍHêóëåíêîâ

Редактор С .Патрушева Техред Л.Сердюкова Корректор Л,Бескид

Заказ 3991 Тираж 442 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r Ужгород, ул. Гагарина, 101