Устройство для формирования четверично-кодированных последовательностей

 

Изобретение относится к радиотехнике и может применяться в системах передачи информации, синхронизации, где требуется использование сигналов с высокой структурной скрытностью. Целью изобретения является повышение информативности устройства. Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ 3, N-разрядный счетчик 4, N-разрядный регистр 5, N логических блоков 6, выполненных на элементах И 7 и элементе ИЛИ 8, группы элементов И 9 и 11, сумматоры 10, 12, 13 по модулю два, модулятор 14. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (st)s Н 03 М 5/00

ГО У

ПО И

ПР

К ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ЧЕ ВЕРТИЧНО-КОДИРОВАННЫХ ПОСЛ ДОВАТЕЛЬНОСТЕЙ (21 (22 (46) (72) ков (53) (56) №1

ДАРСТВЕННЫЙ КОМИТЕТ

ЗОБРЕТГНИЯМ И ОТКРЫТИЯМ

ГКНТ СССР

4638660/24-24

17.01.89

23.11.90. Бюл. ¹ 43

М.А.Шомников, П.В.Гришин, А.П.Чистяи В.Е.Борисиков

621.394.14 (088.8)

Авторское свидетельство СССР

177910, кл. Н .03 М 5/00, 1984, (57) Изобретение относится к радиотехнике и может применяться в системах передачи информации, синхронизации, где требуется использование сигналов с высокой структурной скрытностью. Целью изобретения является повышение информативности устройства. Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент

ИЛИ-Н Е 3, и-разрядный счетчик 4, и-разрядный регистр 5, и логических блоков 6, выполненных на элементах И 7 и элементе ИЛИ 8, группы элементов И 9 и 11; сумматоры 10, 12, 13 по модулю два, модулятор 14. 1 ил.

1608799

Изобретение относится к радиотехнике и может применяться в системах передачи информации, синхронизации, где требуется использование сигналов с высо .:ой структурной скрытностью.

Цель изобретения — повышение информативности устройства.

На чертеже показана функциональная схема предлагаемого устройства.

Устройство содержит генератор 1 тактовых импульсов, триггер 2, элемент ИЛИ-НЕ

3, и-разрядный счетчик 4, п-разрядный регистр 5, и логических блоков 6, каждый из которых выполнен на элементах И 71-7п и элементе ИЛИ В, первую группу элементов

И 91-9, и первый сумматор 10 по модулю два, составляющие первый арифметический блок, вторую группу элементов И 11>-11> и второй сумматор 12 по модулю два, составляющие второй арифметический блок, третий сумматор 13 по модулю.два и модулятор

14.

Устройство работает следующим образом, После запуска устройства триггер 2 переходит в.единичное состояние. Одновременно на выходе элемента ИЛИ-НЕ 3 образуется перепад уровня с единичного на нулевой, что обеспечивает установку нулевого уровня на входе установки в "0" счетчика 4, запись в регистр 5 его входных состояний, которые были на первых информационных входах в момент стробирования запускающего импульса, включение модулятора 14. Так как нулевой потенциал на входе установки в "0" счетчика 4 является одновременно разрешающим счет, то с приходом очередного тактового импульса генератора 1 состояние счетчика 4 начинает меняться. Ровно через 2" тактов на последнем и-м выходе счетчика 4 появляется единичный потенциал, который возвращает в нулевое состояние триггер 2. Но нулевое состояние на выходе элемента ИЛИ-НЕ 3 не исчезает, так как единичное состояние последнего разряда счетчика 4 теперь будет на другом входе элемента ИЛИ-НЕ 3 еще равно 2" тактов. В момент возврата пои-1 следнего разряда счетчика 4 в нулевое состояние на входах элемента ИЛИ-НЕ 3 будут нулевые состояния, что соответствует возврату устройства в исхедное состояние, Знак для и слагаемых., каждое из которых является некоторой последовательностью из 2" элементов, объясняет назначение сумматора 10 по модулю два в первом арифметическом блоке, на выходе которого должен быть сформирован код последовательности Уолша. Каждое слагаемое на входах сумматора 10 является последовательностью Радемахера (7). Каждая (и-j+1)-я последовательность Радемахера (где j = 1, 2„.„n) поступает íà j-й элемент

И 9 с j-го выхода счетчика 4, когда он нахо5 дится в динамическом режиме и когда на другом входе j-го элемента И 9 установлен единичный потенциал с j-го выхода регистра 5, в который был записан двоичный код инверсного и-разрядного представления

1.0 номера формируемой последовательности

Уолша. Если на j-м выходе регистра 5 установлен нулевой потенциал, то этот потенциал подается на вход j-ro элемента И 9, который закрывается и, следовательно, не

15 пропускает (и-j+1)-ю последовательность

Радемахера на j-й вход сумматора 10.

Знак для (п-1) слагаемых, каждое из которых является некоторой последовательностью из 2" элементов, объясняет

20 назначение сумматора 12 по модулю два во втором арифметическом блоке, на выходе которого должен быть сформирован код производящей последовательности. Каждое слагаемое на входах сумматора 12 явля25 ется результатом логического умножения на элементах 11 и двух кодовых последовательностей. Одной из входных кодовых последовательностей )-го элемента И 11 (где

j = -1, 2,..., n-1) является последовательность, 30 которая формируется на выходе j-го логического блока 6, поэтому первый вход j-го элемента И 11 соединен с выходом j-го логического блока 6. Другой входной кодовой последовательностью, поступающей на

35 другой вход )-ro элемента И 11, является последовательность, формируемая на выходе (j+1)-го логического блока 6. поэтому другой вход j-го элемента И 11 соединен с выходом (j+1)- о логического блока 6.

40 Наличие первых входов j-ro логического блока 6 (где j = 1, 2,...,п), по которым поступают соответствующие последовательности

Радемахера и которые поэтому соединены с соответствующими выходами счетчика 4, и вторых

45 входов j-го логического блока 6, которые являются вторыми информационными входами устройства у, >...Д)п, объясняет назначение j-го логического блока 6, на выходе которого формируется (n-1+1)-я после50 довательность Радемахера, где i = 1, 2,..., n является номером позиции g-го информационного входа устройства, на которой установлен единичный потенциал, При этом на остальных (и-1) позициях 1)-го информационного входа установлены нулевые потенциалы.

Состояния элементов памяти регистра 5 в динамическом режиме работы счетчика 4 остаются неизменными, даже если на ин1и08799

Ф v мя вы ре ни ус из ми

-ис о из о на сл д ро со т пе в по т вы о ског

ДЯ ка ми ры мо дво лом т и (по кот а, дае гиче рые поз пос ход рой мен кода ра,ч изве хран мир инф ноп след

yj-й пози

l = 1, посл буде мационных входах регистра 5 в это вре- всех и последовательностей Радемахера, состояния меняются. Смена состояний поступающих на соответствующие его перодов регистра 5 возможна лишь при оче- вые входы; номер i позиции с единичным ном запуске устройства. Смена состоя- потенциалом на каждом у-м входе должен на вторых информационных входах 5 быть различным. ройства 1<, у2, ...,y, также должна про- Следовательно, при установке только одиться в промежутках между запуска- таких комбинаций на вторых информациону тройства. ных входах в устройстве формируется

Сумматор 13 складывает по модулю 2 п! дную оследовательность Уолша и про- 10 2 производящих последовательностей по дящую последовательность, формируя числу перестановок iy, при этом корреляцивоем выходе двоичную производную по- онные свойства формируемых четвертичноовательность, Поэтом пе вый и втоэ ому первый и вто- кодированных последовательностей будут входы сумматора 13 соединены аналогичны Е-кодам. ветственно с выходом сумматора 10 15 Таким образом, использование изобреого арифметического блока, с которого и!

ynaeT noc epoeaTe HocT Yonma x c тениЯ в " Раз >величить

2 дом сумматора 12 второго арифметиче- формируемых четвертично-кодированных о блока, с которого поступает произвоТаким образом, на выхо е с ммато а 13 Устройство для формирования четверд Работы генеРатоРа 1 фоР- тично-кодированных последовательностей, дые 2" тактов аботы г н дво чный код кото- содержащее генератор тактовых импульуется производный воичный ко к поступает на инфо ма ионный вхо у ф Р ционный вход сов, выход которого соединен с тактовыми улятора14. Модулятор 14формируетиз 25 входами и-разрядного счетчика и триггера, чного кода в соответствии с потенциа- выход которого соединен с первым входом на втором управляющем входе четвер- элемента ИЛИ-НЕ, выход которого соедично-коди ованныйк

А р» н ы и к о д нен с первым управляющим входом модуляледовательность из четы ех элементов, е ь рех элементов), тора, тактовым входом и-разрядного рый условно обозначим в виде 30 регистра и входом установки в "0" и-разряд, д, у. Логика аботы мо лято а 14 аУ Р дулятора 14 за- ного счетчика, выходы разрядов которого ся следующим об азом:

Ау щ образом: соединены первыми входами одноименных элементов И первой группы, выходы котоли 0 Рых соединены с одноименными входами а, если 0инф = 01 ф, если Ц„= 1

0инф = 1 Р 35 первого сумматора по модулю два, второй д, если Оинф = 0 у, если 4нф = 1.) если Ц „, — 1 УпРавлЯющий вход модУлЯтоРа подключен к выходу первого разряда п-разрядного счетчика, выход первого разряда и-разрядного аличие в предлагаемом ст ойстве лоР д У Роистве ло регистра соединен с вторым входом первого ких блоков 6, дающих устройств вто- 40 д . щ У Р с У вто- 40 элемента И первой группы, второй вход элеинформационные входы у), y, ...,) и, мента ИЛИ-НЕ объединен с входомустановоляет менять структуру производящей ки в "0" триггера и подключен к выходу едовательности, фо ми емой на выЯ формируемой Н» - последнего разряда и-разрядного счетчика, сУмматоРа 12 и постУпающей на вто- вход установки в "1" триггера, информацивход сумматора 13, и, сле овательно, 45 д у р 3, и, следовательно, 45 онные входы и-разрядного регистра и выход ть структуру двоичного производного модулятора являются соответственно вхона информационном входе модулято- дом "Пуск",.первыми информационными о является существенным отличием от входами и выходом устройства, о т л и ч а ю— тного устройства. При этом, чтобы со- щ е е с я тем, что, с целью повышения лись корреляционные свойства фор- 50 информативности устройства, в него введеемых ст ойством у ройством кодов, на ны второй и третий сумматоры по модулю рмационных входах y>, yz, ...,yn мож- два. вторая группа из (и-1)-го элементов И и именятьлишь комбинации, отвечающие и логических блоков, каждый из которых выющим требованиям: и-позиционная полнен на элементе ИЛИ и и элементах И, омбинация должна иметь только на одной 55 выходы которых соединены с одноименныии единичный потенциал, ее номер i (где ми входами элемента ИЛИ, выход элемента

2, . „и) будет соответствовать (п-i+ 1)-й ИЛИ первого логического блока соединен с довательности Радемахера, которую первым входом первого элемента И второй пропускать )-й логический блок б из группы, выходы элементов ИЛИ второго(п-1)-го

1608799

Составитель Н,Бочарова

Техред М.Моргентал Корректор Э.Лончакова

Редактор Л.Зайцева

Заказ 3624 Тираж 658 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина; 101 логических блоков соединены с первыми входами второго(п-1)-ro элементов И второй группы и вторыми входами первого (n-2)го элементов И второй группы, выход элемента ИЛИ и-го логического блока соединен с вторым входом (n-1)-го элемента И второй группы, выходы элементов второй группы соединены с одноименными входами второго сумматора по модулю два, выходы первого и .второго сумматоров по модулю два соединены с одноименными входами третьего сумматора по модулю два, выход которого соединен с информационным входом модулятора, выходы второго и-го разрядов и-разрядного регистра соединены с вторыми входами одноименных элементов И пер5 вой группы, первые входы одноименных элементов И логических блоков объединены и подключены к одноименным выходам и-разрядного счетчика, вторые входы элементов И логических бло10 ков являются соответствующими вторыми информационными входами устройства.