Устройство для исправления ошибок в волоконно-оптических цифровых системах передачи информации

 

Изобретение относится к технике цифровых систем передачи и может быть использовано в устройствах для исправления ошибок в волоконно-оптических цифровых линейных трактах, использующих блочные балансные двоичные NB - (N+1) B коды с минимальным кодовым расстоянием D = 1 и соответствующие им двоичные сигналы. Цель изобретения - повышение помехоустойчивости передачи информации. Поставленная цель достигается введением в устройство, содержащее компаратор 4, сдвиговый регистр 16, дешифратор 12, преобразователь 15 параллельного кода в последовательный и синхронизатор 3, мультиплексора 1, счетчика 2,формирователя 7 стробирующих импульсов, блока 6 пиковых детекторов, порогового элемента 5, двух элементов 8 и 9 задержки, блока 10 сравнения, блока 11 вычитания, коммутатора 13 и блока 14 постоянной памяти с соответствующими связями. 2 ил., 3 табл.

СОЮЗ СОВЕТСНИх

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ6ЛИК

@9 (11) (g1)g G 08 С 25/00

-1 (53) (56)

И- 13 (54)

БОК

СИСТ (57) цифр испо прав ческ поль юс

ЬЮ

АРСТВЕННЫЙ НОМИТЕТ

БРЕТЕНИЯМ И ОТНРЫТИЯМ

Т СССР

° 1 (21) 4654370/24-24 (22) 22,02.89 (46) 23.11.90. Бюл. 11- 43 (71) Институт радиофизики и электроники АН АрмССР (72) Г,С,Маркарян и А.Г.Андресян

621.398(088.8)

Авторское свидетельство СССР

7028, кл ь 0 08- С 25/00, 1 988.

УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИВОЛОКОННО-ОПТИЧЕСКИХ ЦИФРОВЫХ

NAX ПЕРЕДАЧИ ИНФОРМАЦИИ

Изобретение относится к технике выл систем передачи и может быть ьзовано в устройствах для исения ошибок в волоконно-оптих цифровых линейных трактах, исующих блочные балансные двоичные

1608730 А 1

2 пЯ-(n+I) B коды с минимальным кодовым расстоянием d=l и соответствующие им двоичные сигналы. Цель изобретения— повышение помехоустойчивости передачи информации. Поставленная цель достигается введением в .устройство содержащее компаратор 4, сдвиговый регистр 16, дешифратор 12, преобразователь 15 параллельного кода..в последовательный H синхронизатор 3, мультиплексора 1, счетчика 2 формирователя 7 стробирующих импульсов, блока 6 пиковых детекторов, порогового элемента 5, двух элементов 8 и

9 задержки, блока 10 сравнения, блока

11 вычитания, коммутатора 13 и бло- а е ка 14 постоянной памяти с соответствующими связями. 2 ил., 3 табл.

1 608730

Изобретение относится к технике цифровых систем передачи и может быть использовано для исправления ошибок в волоконно-оптических цифровых линейных трактах, использующих

5 блочные балансные двоичные пВ-(и+1) В коды с минимальным кодовым расстоянием с11 и соответствующие им двоичные сигналы.

I0

Цель изобретения — повышение помехоустойчивости передачи информации.

На фиг. l представлена функциональная схема устройства; на фиг.2 — временные диаграммы работы устройства.

Устройство содержит мультиплексор

1, счетчик 2, синхронизатор 3, компаратор 4, пороговый элемент 5, блок пиковых детекторов б,формирователь 7

cT OáH H импульсов, nepBblH H BTO рой элементы 8 и 9 задержки, блок 10 сравнения, блок ll вычитания, дешифратор 1 2, коммутатор 13, блок 14 постоянной памяти, преобразователь 15 параллельного кода в последовательный, сдвиговый регистр 16, информационный 17 и тактовый 18 входы, выход

19.

Устройство работает следующим образом.

Пусть для передачи информации в, волоконно-оптической цифровой системе передачи информации используется код ЗВ-4В, который трем двоичным символам ставит в соответствие блок из четырех двоичных символов (см.табл.l) причем минимальное кодовое расстояние d=l На информационный вход устройства поступают сигналы, искаженные помехой. Пусть на передающем конце 40 переданы два кодовых слова А =(0110) и A =(ÎIÎÎ), а сигнал на входе 17 устройства имеет вид, показанной на ,фиг.2а. Входной сигнал (фиг.2а) поступает на информационный вход муль-. 45 типлексора 1, который управляется счетчиком 2, который осуществляет счет по импульсам тактовой частоты (фиг.2б), и синхронизируется импульсами блочной частоты (фиг.2в), вырабатываемой синхронизатором 3. Принцип работы мультиплексора 1 заключается в следующем: по управляющим сигналам, вырабатываемым счетчиком 2 и синхронизатором 3, на первом выходе мультиплексора 1 формируется сигнал (фиг.2г), соответствующий отсчету первого разряда Х 1 принятого кодового сигнала Х, на втором выходе мультиплексора 1 формируется сигнал (фиг. 2д), соответствующий отсчету второго разряда Х . принятого сигнала Х и т,д., (фиг.2е,ж) . Таким образом, на вход

17 устройства поступают два вектора сигналов Х =(0,7; 0,9; 0,95; 0,65) и

Х = (0,20; 0,41; 0,15; 0,35)> соответствующие первому и второму переданных кодовым словам.

Принцип работы синхронизатора 3 заключается в том, что он формирует сигналы блочной синхронизации (фиг.2в), соответствующие началу кодового слова. С выхода мультиплексора 1 принятый сигнал в параллельном коде поступает на соответствующие входы блока пиковых детекторов 6, который состоит из четырех одинаковых пиковых детекторов, управляемых сигналом с выхода формирователя 7 стробирующих импульсов (фиг,2м) . Принцип работы блока пиковых детекторов 6 заключается в том, что каждый из четырех пиковых детекторов выбирает максимальное значение сигнала на соответствующем своем входе и запоминает его до конца кодового слова. Затем осуществляется сброс пиковых детекторов по сигналу с первого выхода (фиг.2м) формирователя 7 стробирующих импульсов. Принцип работы фор мирователя 7 стробирующих импульсов состоит в том, что он генерирует импульсы с длительностью, равной

0,25 периода тактовой частоты только в те моменты, когда на его направляющих входах присутствуют сигналы логической "1", а на тактовом входе — отрицательный перепад напряжения, что соответствует середине четвертого тактового интервала, т..е. середине четвертого разряда принятого кодового слова, при этом сигнал с первого выхода проходит через элемент задержки на 0,25 такта, находящийся внутри формирователя ? стробирующих импульсов (фиг.2м), а сигнал с второго выхода (фиг.2п),поступает без задержки, Таким обрезом, сброс пиковых детекторов 6 происходит после того, как на нем запомнится максимальное значение принятого кодового слова.

Входной сигнал Х (фиг.2а) поступает также на первый информационный вход компаратора 4, на второй информационньтй вход которого поступает сигнал с выхода порогового элемента 5, а на

1608730 ляющий вход компаратора 4 поет сигнал тактовой частоты (ком- в ор "открывается" уровнем логи- Х

ro "0 1), Х упра ступ .пара ческ

П ключ мени, падо ющие он о сиги рого сиги де к лог сиги в ко жест (фиг. не а выхо вать ния, слов

=000

О компа цион вход нал т поряд та 8 выбра время

4 сос ра 16 кого выход и, к, подаю ционн блока ния к ния о импул вход нал с (фиг.

Пр заклю ет сл х

ХЗ

3 х

Х инцип работы компаратора 4 зается в следующем. В моменты врезадаваемые отрицательным перетактовой частоты и соответствусередине тактового интервала, уществляет сравнение принятого ла со значением на выходе поoro элемента (фиг,2а), и если л превышает порог, то на выхомпаратора 4 формируется сигнал еской "1", в противном случае л логического "О". Фактически, параторе 4 формируются оценки

oro решения. Величина порога

2а) выбирается равной половилитуды принятого сигнала. Ha" е компаратора 4 будет формироя вектор оценок жесткого решеоторый для первого кодового

01= 1111, а для второго Г (фиг.2о). нки жесткого решения с выхода атора 4 поступают на информа и вход регистра 16 сдвига, на сдвига которого поступает сигктовой частоты с задержкой а 15 нс с выхода первого элеменадержки. Величина задержки а такой исходя из того, что задержки включения компаратора авляет 12 нс. На выходе регистформируются четыре оценки жестешения в параллельном коде. С пиковых детекторов 6 (фиг.2з, л) отсчетные значения сигналов ся на соответствующие информай входы блока 10 сравнений и

11 вычитания, на входы разрешеторых подается сигнал разрешеформирователя 7 стробирующих сов (фиг ° 2н). На управляющий: лока 11 вычитания подается сигвыхода порогового элемента 5 а). нцип работы блока 10 сравнений ается в том, что-он осуществлядующие сравнения:

Х21 1(1)

0 X4j (2)

>х„; (3)

> Х41 (4) ,> Х11 (5) 6

В рассматриваемом случае для нерого кодового слова Х<=0,95 > Хг=0,9; =0,95 > Х4=0,65; Х =0,953 X(=Og7;

=0,9) Х4=0,65 Хг=0,9 ЮХ,=0,7, т.е. все неравенства выполняются, Для второго кодового слова Х =

=0,15 (х =0,41; х =О, 15 (х4=0,35;

10 Х =О 41> х1=0 2.

Откуда видно, что первые три неравенства не выполняются, В случае выполнения неравенствg (1) — (5) на соответствующих выходах блока 10 сравнений формируется. сигнал логической "1", а в случае невыполнения — сигнал логического "0". В бло" ке 11 вычитания производятся следующие операции:

20 Х -Х5+Х4 (0,5 (б)

Х1-Хг+Х4 0,5; (7)

Х,-Хг-Х,+Х4 О (8)

В рассматриваемом случае для первого кодового слова

25 Х1-Х +Х4=0,7-0,95+0,65=0;4 (0,5; . х -хг+х4=0,7-0,9+0,65=0,45 (. 0,5;

Х1 Хг Хз+Х =О 7 Оэ 9 Ов 95+От 65=

=-0,5 (О.

Для второго кодового слова

3Q Х Х 74=0 2 0 15+Oy350y4 (О

Х,-хг+Х =Ое 2 Оэ41+Ов35=0в14 Ою51

X) X X)+X =Oв2 Ое41-0,15+0,35=

=-О, 01 (О.

В случае выполнения неравенств (6) .— (8) на соответствующих выходах блока 11 вычитания также формируется .сигнал логической "1", а в случае не= выполнения — сигнал логического "О".

Все сигналы, поступающие на входы

4 дешифратора 1 2, являются адресом данного дешифратора и в соответствии с пришедшей двоичной комбинацией активи-" руется соответствующий выход дешиф-ратора 12 (Uyg =О), при этом выходы

Ъ Ъ

45 декоратора 12 подключены к информа. ционным входам коммутатора 13, Приведенные входные. сигналы дешифратора 12 поступают также и на первый, ° .второй и пятый адресные входы коммутатора 13 и на первые три информационных входа блока 14 постоянной памя.— ти. Первый и второй выходы блока .11 вычитания (формулы (6) и (7)) подклю-. чены к десятому и одиннадцатому адресным входам коммутатора 13. Третий выход блока вычитания (формула (8)) подключен к двенадцатому адрес ному входу блока 13, а также к четвертому адресному входу блока 14 по.1 608730 стоянкой памяти. Третий и четвертый в»ходы регистра 16 сдвига соединены с третьим и четвертым адресными входами коммутатора 13, шестой, седьмой, восьмой и девятый адресные входы ко5 торого подключены к второму, третье-. му, четвертому и пятому выходам блока 10 сравнений соответственно (формулы (2) — (5)), Принцип работы коммутатора 13 заключается в том, что он пропускает на выход только один соответствующий результат сравнения в каждом конкретном случае, задаваемом адресными сигналами (табл,2).

Для первого из переданных кодовых слов на вход коммутатора 13 поступает комбинация N -32 (табл,,2), Ей соответствует уровень логической "1" на выходе. Для второго кодового слова поступает комбинация Р 4 (табл.2).

Ей также соответствует "l" на выходе, Выход коммутатора 13 подключен к пятому информационному входу блока

14 постоянной памяти, на первые че- 25 тыре информационных входа которого подаются сигналы четырех следующих результатов сравнения: на первый вход

Х,) 0,5; на второй вход Х4 > 0,5; на третий вход Х > Х, на четвертый вход Х -X -Х +X >0, которые вместе с сигналом с выхода коммутатора 13составляют адрес для блока 14 постоянной памяти, в который заранее записаны необходимые кодовые слова по соответствующему адресу. В рассматриваемом случае для первого из переданных кодовых слов на вход блока 14 постоянной памяти поступает комбинация N - 4 (табл.3), а для второго кодо- 4п вого слова — комбинация N- 8 (табл.3) °

Им соответствуют выходные слова А =

=0110 и А»о =0100 соответственно (фиг.2п) .

Таким образом, происходит восстановление (регенерация) принятого кодового слова, Сигнал управления поступает на блок постоянной памяти от синхронизатора 3 фактически уже в на- .

>О чале следующего кодового слова.. Полу - ченный на выходе блока 14 постоянной памяти четырехразрядный параллельный код поступает на преобразователь 15, на управляющий вход которого поступа5 ет сигнал от синхронизатора 3 через второй элемент 9 задержки, а на так, товый вход поступает тактовая частота, с помощью которой осушествляется сдвиг информации и передача ее на выход 19 устройства.

Таким образом, полное восстановление и-го кодового слова происходит в (п+1) такте и в последовательном коде передается на выход 19 устройства. Таким образом, в устройстве эа счет исправления ошибок в блочных двоичных пВ-(n+1)В кодах с минимальным кодовым расстоянием d=l повышается помехоустойчивость волоконнооптических цифровых систем передачи информации, формула изобретения

Ф L

Устройство для исправления ошибок в волоконно-оптических цифровых системах передачи информации, содержащее компаратор,сдвиговый регистр, дешифратор и преобразователь параллельного кода в последовательный, выход которого является вь»ходом:устройства, синхронизатор, тактовый вход которого и тактовый вход преобразователя параллельного кода в последовательа ный объединены и являются тактовым входом устройства, о т л и ч а ю— щ е е с .я тем, что, с целью повышения помехоустойчивости передачи информации, в него введены мультиплексор, счетчик, формирователь стробирующих импульсов, блок пиковых детекторов, пороговый элемент, первый и второй элементы задержки, блок сравнения, блок вычитания, коммутатор, блок постоянной памяти, информационный вход мультиплексора, первый информационный вход компаратора и вход порогового элемента объединены и являются информационным входом устройства, тактовые входы счетчика и формирователя стробирующих импульсов объединены и являются тактовым входом . устройства, выходы счетчика подключены к управляющим входам формирователя стробирующих импульсов и к адресным входам мультиплексора, выходы последнего подключены к информационным входам блока пиковых детекторов, выходы которого подключены к информационным входам блока сравнения и блока вычитания, первый и второй выходы формирователя стробирующих импульсов под,ключены к входам разрешения блока пиковых детекторов, к блокам сравнения и вычитания соответственно, третий " выход формирователя стробирующих им10!

608730

Таблица!

Номер ком бинаВход кодеВыход кодера ра ции

1 000 0010

2 001 1G 10

3 010 01 01

4. 011 11 00

5 100 00 11

6 101 1О G1

7 110 01 1(8 111 0100 1101

1Gl 1

Таблица 2

Информационные входы ДШ

Но р

Выход

5 б 7 8

9 2 3 2 3 4

I ! !

1 ! I ! 1

l ! I

I 0 ! ! 0

I 1 ! 0

I I

I I

1 0 !

I 0

О О О

О О 0

О О О

О 0 О

О ! 0 I

О !

О ! ! О О О

О О О О

О О 0

О I

О ! I

О I !

О ! I ! 0

I О I ! О I

l О ! ! I . О ! I О

I О 1

1; .

2!

3 !

4i

5,

6, О

7;

8;

9;:

I0l !

1! l

О

О

О

I

О

О

I

О йу ьсов подключен к управляющему входу, компаратора и через первый элемент и 11

1 з ержки к входу Сдвиг" сдвигового ре истра, выход порогового элемента по ключен к управляющему входу блока вычитания и к второму информацион ому входу компаратора, выход которо о подключен к информационному вх ду сдвигового регистра, первый и вт рой выходы которого подключены к ервому и второму входам дешифрато а, к первому и второму адресным вх дам коммутатора и блока"постоянно памяти, третий и четвертый выходы сдвигового регистра подключены к тр тьему и четвертому адресным входа! коммутатора, первый выход блока сравнения подключен к третьему входу дешифратора, к пятому адресному вх ду коммутатора и к третьему адресно у входу блока постоянной памяти, вт рой, третий, четвертый и пятый выхо ы блока сравнения подключены к шестому, седьмому, восьмому и девятому адресным входам коммутатора соответственно, первый и второй выходы блока вычитания подключены к десятому и одиннадцатому адресным входам коммутатора соответственно,. третий выход блока вычитания подключен к двенадцатому адресному входу коммутатора и к четвертому адресному входу блока постоянной памяти, выходы дешифратора подключены к информационным входам коммутатора, выход которого подключен к пятому адресному входу блока постоянной памяти, выходы которого подключены к информационным входам преобразователя параллельного кода в последовательный, выход синхронизатора подключен к управляющим входам счетчика, блока постоянной памяти и через второй элемент задержки к управляющему входу преобразователя параллельного кода в последовательный.

1608730

Продолжение табл.2

Информационные входы Д!)) Номер вход"

I но)) 10 11 4 комбинации

5 !2 6

1 2

6 7

I о

I о о

1 0 саблина 3

Номар входят комаикацки

I 2!

20 2) Входные адрес кые

° I I О

) ) О

I I I. 0

) ) О О

О I О. I „О

А2 A7 AP A8 А7

) ) О ) 0.0 0 ) О

1 О 1 ) О

l

О О

О О

О I

А6 AI0

О )

) )l

I О

О !

О О О

О О О

О О О ) О О ! О

А9 Л8 Л9

О О О ! ) 1

О I О

О О О! I 2 )

О О О О ! I )-I и

О I I

АЗ А7 А8 АЗ ! ) I

О О О О

I О О )

0 I О

О О О О

I I I )

О 0 О О

) I .00

О ) О I

А4 А7 Л8 А4

0 ) 0 О

I O.I )

О 0 ) О !.t О 1

О 0 О

) I )

I ) )

I 1 О

О )-О

А6 А7 А8

О I О

О О I

1 О I I ) О

О I t I I

l О О О

I О 0 О 0

0 ° ) О О I. О ) О 1

Лб AS Л7 А8 AS

О 1 О I

О l О I 1

) О О 1 О

I О I О О

О 0 0 О

О О О О

) l ) )

) f О О

О I О

AI A7 hl АЬ .О I О 0

e 0 0

I О 1 l

О 1 О .О

l ).

) l

О О ! t

О

А7 Al0 !. )

О

О О ! 1

1 I I О

l2

13

l4 !

16

l7

18!

2О

21

22

23

24

26

27

28

29 зо

3I

Адресные входы о

1 а 0 о

) о о

1 !

0 е ) а )

О

О !

l О

0 О

О О О ) о о о о ) ) о о о о о о о о о о ! О I 1 о

)-о

1 О I о

I О

I 1 I I

l.111

1 I I I ! 1 I о о о

) о о

1 ) i

) 1 I

I I

I 1 1

1 ) !

) I 1

I I I

I I I

I l 1

1 I 1! 1 1

I 1

I I 1

I 1 ) 1 1 l

) 1 I

1 1 f

I I l

l 1 1

1 1

1 ) о о о о о

) о

) о

) о

I .) о о о о

1 1 )

1 I )

1 I ) 1 1 о! 1 о

I . !

1 О

I 1 о.I ) ) о

I l, 1

1 I о

1 ) о

1 I о о о о о о

1608730

Риг. 2