Цифровой умножитель частоты следования периодических импульсов

 

Изобретение может использоваться в измерителях и преобразователях низкочастотных сигналов. Цель изобретения - повышение точности путем уменьшения шага сетки выходной частоты - достигается введением цифроаналогового преобразователя 6, генератора 12 тактовых импульсов и формирователя 13 кодов и организацией новых функциональных связей. Устройство также содержит генератор 1 тактовых импульсов, элемент И 2, делитель 3 с переменным коэффициентом деления, преобразователь 5 кодов, регистр 8 хранения, формирователь 9 управляющих импульсов, формирователь 10 коротких импульсов, счетчик 11 импульсов и входную и выходную шины 7 и 4. Приведена схема преобразователя 5 кодов. 1 з.п. ф-лы, 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) А1 (1)5 Н 03 К 5/156, Н 03 В 19/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМ ./ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЦТИЯМ

ПРИ ГКНТ СССР (21) 4607107/24-21 (22) 17.11.88 (46) 30,09.90. Вюл, N. 36 (71) Омский политехнический институт (72) С.Н. Грызов, А.И. Одинец и С.Г. Миронов (53) 621.374(088.8) (56) Авторское свидетельство СССР

N9 1256182, кл. Н 03 К 5/156, 1984.

Авторское свидетельство СССР

У 1305822, кл. Н 03 В 19/00, 1985.

Авторское свидетельство СССР

N - 1164858, кл. Н 03 В 19/00, Н 03 К 5/156, 1983. (54) ЦИФРОВОЙ УМНОЖИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ПЕРИОДИЧЕСКИХ HMIIYJlbCOB (57) Изобретение может использоваться

2 в измерителях и преобразователях низкочастотных сигналов. Цель изобретения — повышение точности путем уменьшения шага сетки выходной частоты— достигается введением цифроаналоговог о преобразователя 6, г енера тора

12 тактовых импульсов и формирователя 13 кодов и организацией новых функциональных связей. Устройство также содержит генератор 1 тактовых импульсов, элемент И 2, делитель 3 с переменным коэффициентом деления,преобразователь 5 кодов, регистр 8 хранения, формирователь 9 управляющих импульсов, формирователь 10 коротких импульсов, счетчик 11 импульсов и входную и выходную шины 7 и 4. Приведена схема преобразователя 5 кодов, 1 з.п, ф-лы, 2 ил.

С:

1596445

Изобретение относится к импульсной технике и может быть использовано в устройствах измерения и преобразования низкочастотных сиГHGJIOB °

Цель изобретения - повышение точности эа счет уменьшения шага сетки выходной частоты.

На фиг. 1 приведена электрическая структурная схема устройства; на 1О фиг. 2 - пример выполнения преобразователя кодов.

Цифровой умножитель частоты следования периодических импульсов содержит первый генератор 1 тактовых им- 15 пульсов, выход которого соединен с первым входом элемента И 2, выход которого соединен с тактовым входом делителя 3 с переменным коэффициентом деления (ДПКД), выход которого соеди- 2О нен с выходной шиной 4, информационные входы соединены с первым кодовым выхолом преобразователя 5 кодов. второй кодовый выход которого соединен через цифроаналоговый преобразователь 25

6 (ЦАП) с входом (управления) первого генератора 1 тактовых импульсов. Входная шина 7 соединена с входом записи регистра 8 хранения, через формирователь 9 управляющих импульсов - с вторым входом элемента И 2 и через формирователь 10 импульсов — с входом запуска преобразователя 5 кодов и с входом сброса счетчика 11 импульсов, тактовый вход которого соединен с выходом второго генератора 12 тактовь1х импульсов и с тактовым входом преобразователя 5 кодов, первые, вторые, третьи и четвертые информационные входы которого соединены соответствен- 40 но с первым, вторым, третьим кодовыми выходами формирователя 13 кодов и с выходами регистра 8 хранения,информационные входы которого соединены с выходами счетчика 11 импульсов. 45

Преобразователь 5 кодов содержит первый умножитель 14 кодов, вход запуска которого соединен с входом запуска преобразователя 5 кодов, первые информационные входы которого сое-5О динены с входом первого умножителя

14 кодов, выходы которого соединены через первый запоминающий регистр 15 с первым кодовым выходом преобразоватсля 5 KopoB H c входом первого опе» ранда второго умножителя 16 кодов, вход второго операнда которого соединен с вторыми информационными входами ! преобразователя 5 кодов, выходы соединены с входом первого операнда делителя 17 кодов, вход второго операнда которого соединен с входом второго операнда первого умножителя 14 кодов и с четвертыми информационными входами преобразователя 5 кодов, третьи информационные входы которого соединены с входом первого операнда вычитателя 18 кодов, вход второго операнда которого соединен с выходами делителя

17 кодов, выходы — через второй sanoминающий регистр 19 — с вторым кодовым выходом преобразователя 5 кодов, тактовый вход которого соединен с тактовыми входами второго умножителя

16 кодов, делителя 17 кодов и с тактовым входом первого умножителя 14 кодов, управляющий .выход которого соединен с входом записи первого sano.— минающего регистра 15 и через первый элемент 20 задержки — с входом запуска второго умножителя 16 кодов, управляющий выход которого соединен с входом запуска делителя 17 кодов, управляющий выход которого через второй элемент 21 задержки соединен с входом записи второго запоминающего регистра 19.

Цифровой умножитель частоты следования периодических импульсов работает следующим образом.

В исходном состоянии на выходе формирователя 9 низкий уровень, которым элемент 2 закрыт по первому входу °

На шину 7 с частотой F,„ поступает периодическая последовательность импульсов. По заднему фронту импульса на выходе формирователя 10 обнуляется счетчик 11 и осуществляется запуск преобразователя 5. Счетчик 11 заполня- ется импульсами, поступающими на

его счетный вход с выхода генератора 12, Формирователь 3 выполнен таким образом, что с приходом второго и последующих входных импульсов на его выходе появляется высокий уровень, вследствие чего элемент И 2 открывается по первому входу и через него импульсы с выхода генератора 1 поступают на тактовый вход ДПКД 3. К приходу следующего входного импульса на шину 7 в счетчике 11 имеется код N величина которого равна отношению периодов входной и заполняющей счетчик 11 частот

159644 тй 6х

А а

В= — — --а

N gl а = — — — °

К F т1 т1

a = — ——

Fo э

20Формула изобретения

В$ + Fo

SIIx А 1 где Рт — частота импульсов на вы1 ходе генератора 12, По переднему фронту входного импульса код N переписывается из счетчика 11 в регистр 8, Код, соответствующий числу N, поступает с выхода регистра 8 на четвертые информационные 1О входы преобразователя 5. На первые, вторые и третьи информационные входы преобразователя 5 поступают с трех выходов формирователя 8 коды,соответствующие коэффициентам !5 где S — крутизна регулировочной характеристики генератора 1;

Fo — значение частоты на выходе генератора 1 при нулевом входном управляющем напряжении;

К вЂ” коэффициент. умножения; число

К-действительного типа и

30 представлено в виде двоичного кода с фиксированной точкой, отделяющей целую часть числа К от дробной, Выходная частота устройства равна где А — код, подаваемый на вход

ДПКД 3;

 — код, подаваемый на вход ЦАП 6.

Для вычисления значений А и В преобразователь 5 реализует следующий алгоритм. По окончании процесса измерения пеРиода входной частоты и записи 45 кода в регистр 6 с выхода формирователя 10 на вход запуска преобразователя 5 поступает импульс начала преобразования, запускающий умножитель

14, После выполнения цикла умножения на выходах умножителя 14 появляется код числа А, который по сигналу с управляющего выхода умножителя 14 запоминается в регистре 15, задержанный же сигнал (задержка равна времени рас- 5 пространения сигнала от выходов умножителя 14 до выходов регистра 15) поступает на вход запуска умножителя

16 После окончания цикла умножения

5 6 код числа а А поступает с выходов умножителя 16 на вход делителя

17, который осуществляет деление чисел по сигналу, поступающему на вход запуска делителя 17. По окончании цикла деления в регистр 19 записывается код числа В, .равный где A — целая часть числа а, N, к оторая получается путем усечения дробной части этого числа.

Таким образом, преобразователь 5 реализует функцию вычисления параметров А и В, необходимых для управления

ЛПКД 3 и через ЦАП 6 генератором 1.

1. Цифровой умножитель частоты следования периодических импульсов, содержащий делитель частоты с переменным коэффициентом деления, выход которого соединен с выходной шиной, тактовый вход — с выходом элемента И,первый вход которого соединен с выходом первого генератора тактовых импульсов, второй вход — с выходом формирователя управляющих импульсов, вход которого соединен = входом записи регистра хранения и через формирователь импульсов — с входом сброса счетчика импульсов, выходы которого соединены с информационными входами регистра хранения, отличающийся тем, что, с целью повышения точности за счет уменьшения шага сетки выходной частоты, первый генератор тактовых импульсов выполнен управляемым и в устройство введены цифроаналоговый преобразователь, преобразователь кодов, второй генератор тактовых импульсов и формирователь кодов, первый, второй и третий кодовые выходы которого соединены соответственно с первы ми, вторыми и третьими информационными входами преобразователя кодов, четвертые информационные входы которого соединены с выходами регистра хране-1 . ния, первый кодовый выход — с информационными входами делителя частоты с переменным коэффициентом деления, второй кодовый выход через цифроаналоговый преобразователь - с входом первого генератора тактовых импульсов, вход запуска соединен с входом сброса счетчика импульсов, счетный вход которо1596445 го соединен с тактовым входом преобразователя кодов и с выходом второго генератора тактовых импульсов.

Составитель А.Соколов

Техред М .Ходанич Корректор С. Шевкун

Редактор M. Недолуженко

Заказ 2916 Тираж 664 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101

2. Умножитель частоты по п, 1, о т5 л и ч а ю шийся тем, что преобразователь кодов содержит первый умножитель кодов, вход запуска которого соединен с входом запуска преобразователя кодов,.первые информационные входы которого соединены с входом первого операнда первого умножителя кодов, выходы которого соединены через первый запоминающий регистр с первым кодовым 15 выходом преобразователя кодов и с входом первого операнда второго умножителя кодов, вход второго операнда которого соединен с вторыми информаци/ онными входами преобразователя кодов, выходы соединены с входом первого операнда.делителя кодов, вход второго операнда делителя кодов соединен с входом второго операнда первого умножителя кодов и с четвертыми информационными входами преобразователя кодов, третьи информационные входы которого соединены с входом первого операнда вычитателя кодов, вход второго операнда которого соединен с выходами делителя кодов, выходы через второй запоминающий регистр — с вторым кодовым выходом преобразователя кодов, тактовый вход которого соединен с тактовыми входами второго умножителя кодов, делителя кодов и с тактовым входом первого умножителя кодов, управляющий выход которого соединен с входом записи первого запоминающего регистра и через первый элемент задержки — с входом запуска второго умножителя кодов, управляющий выход которого соединен с входом запуска делителя кодов, управляющий выход которого через второй элемент задержки соединен с входом записи второго запоминающего регистра,