Синхронный д-триггер
Изобретение относится к импульсной технике и может быть использовано в цифровой аппаратуре в качестве синхронного D-триггера. Целью изобретения является упрощение синхронного D-триггера. Синхронный D-триггер содержит элементы И-НЕ 1,2 со сложным инвертором, транзисторы 3 и 4, многоэмиттерные транзисторы 5-7, диоды 8 и 9, резисторы 10-13, вход установки 14, тактовый вход 15, D-вход 16, вход сброса 17, шину питания 18, общую шину 19. Триггер, выполненный по предложенной схеме, реализует функцию синхронного D-триггера. 1 ил.
СОЮЗ СОВЕТСКИХ
СООИАЛИСТИЧЕСНИХ
РЕСПУБЛИК. (11) 5 Н 03 К 3/286
ГОСУДАРСТВЕННЫЙ КОМИТЕТ
flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР
ОПИСАНИЕ ИЗОБРЕТЕНИЯ . И ABTOPGH0MV СВИДЕТЕЛЬСТВУ
1 (21) 4397953/24-21 (22) 18.01.88 (46) 23.09.90. Бюл. N - 35 (75) Р .А.Оганян (53) 621.374(088.8) (56) Щагурин И.И,Транзисторно-транзисторные логические схемы.-M., Советское радио, 1974, с.130,рис.4.8.
Авторское свидетельство СССР
У 1429298, кл. Н 03 К 3/286, 1987. (54) СИНХРОННЫЙ D-,ÒÐÈÃÃÅÐ (57) Изобретение относится к импульсной технике и может быть использовано
ÄÄSUÄÄ 1594675 А I
2 в цифровой аппаратуре в качестве синхронного D-триггера. Целью изобретения является упрошение синхронного
D-триггера. Синхронный D-триггер содержит элементы И-НЕ 1 и 2 со сложным инвертором, транзисторы 3 и 4, многоэмиттерные транзисторы 5-7, диоды 8 и 9, резисторы 10-13, вход 14 установки, тактовый вход 15, D-вход
16, вход 17 сброса, шину 18 питания, общую шину 19. Триггер, выполненный по предлагаемой схеме, реализует
Функцию синхронного D -триггера. 1 ил .
1594675
Изобретение относится к импульсной технике и может быть использовано в цишровой аппаратуре в качестве синхронного D-триггера.
Цель изобретения — упрощение синхронного D-триггера.
На чертеже приведена принципиальная схема синхронного D-триггера.
Синхронный D-триггер содержит пер- 10 вый 1 и второй 2. элементы И-НЕ со сложным инвертором, первый 1 и второй
4 транзисторы, с первого по третий ч многоэмиттерные транзисторы 5-7, первый 8 и второй 9 диоды, с первого по четвертый резисторы 10-13, вход 14 установки, тактоьый вход 15, D-вход
16, вход 17 сброса, шину 18 питания, общую шину 19.
Выход первого элемента И-НЕ 1 со- 20 единен с первым входом второго элемента И-НЕ 2, выход которого соединен с первым входом первого элемента
И-НЕ 1, вход 14 установки соединен с вторым входом первого элемента И-НЕ 25
1, первым эмиттером первого многозмиттерного транзистора 5и первым эмиттером второго многоэмиттерного транзистора 6 коллектор которого соединен с базой первого транзистора 3, 30 тактовый вход 15 соединен с вторым эмиттером второго многоэмиттерного транзистора 6 и базой первого многоэмиттерного транзистора 5 через первый резистор 10, коллектор т1ервого многоэмиттерного транзистора 5 и коллектор первого транзистора 3 соединены соответственно с третьим входом первого элемента И-НЕ I и вторым входом второго элемента И-НЕ 2. D-вход
16 соединен с первым эмиттером третьего многоэмиттерного транзистора 7, коллектор которого соединен с базой второй транзистора 4, первым выводом второго резистора 11 и анодом первого диода 8, вход 17 сброса соединен с третьим входом второго элемента И-НЕ 2 и катодом первого диода 8, база Второго многоэмиттерного транзистора 6 через резистор 12 и второй вывод второго резистора 11 соединена с шиной 18 питания, эмиттеры rrepaoro
3 и второго 4 транзисторов соединены с анодом второго диода 9, катод которого соединен с общей шиной 19, коллектор второго транзистора 4 соединен с третьим эмиттером второго 6 и вторым эмиттером первого 5 многоэмит. терных транзисторов, коллектор первого транзистора 3 соединен с вторым эмиттером третьего многоэмиттерного транзистора 7, база которого соединена через четвертый резистор 13 с коллектором первого многоэмиттерного транзистора 5.
Многоэмит терный транзистор 5 и резистор 10 образуют первый вспомогательный логический элемент, многоэмиттерный транзистор б, транзистор
3 и резистор 12 образуют второй вспомогательный логический элемент, многоэмиттерный транзистор, транзистор
4, диод 8 и резисторы I1 и 13 образуют третий вспомогательный логиче ский элемент.При этом третий вспомогательный логический элемент образует
RS-триггеры с первым и вторым вспомогательными логическими элементами, а первый 1 и второй 2 элементы И-НЕ образуют выходной RS-триггер. Синхронный D-триггер работает следующим образом.
При наличии логического нуля на тактовом входе 15, на выходе первого и второго вспомогательных логических элементов (коллекторы соответственно многоэмиттерного транзистора 5 и транзистора 3) будет состояние 1/1, что позволяет сохранять выходному триггеру на логических элементах 1 и 2 достигнутое состояние, а третьему вспомогательному логическому элементу переключаться, от Э-входа 16., Пусть на Р-вход 16 подана логическая "1", тогда третий вспомогательный логический элемент устанавливается в состояние логического "0" (транзистор 4 открыт) . При переключении тактового входа 15 из состояния логического "0" в логическую "1" первый и второй вспомогательные логические элементы устанавливаются в состояние
О/1 (многоэмиттерный транзистор 5 открыт, транзистор 3 закрыт) и устанавливают выходы синхронного D-триггера в состояние 1/О, кроме того, логи« ческий "0" с коллектора многоэмиттерного транзистора 5 блокирует многоэмиттерный транзистор 7 от переключений от D-входа 16, т.е. удерживает третий вспомогательный логический элемент в, состоянии лагического "0".
В результате и выходы синхронного
D"триггера остаются в состоянии 1/О вне зависимости от D-входа 16.
Если теперь во время паузы (на
С-входе 15 логический "0") подать
Формула изобретения
Составитель А. Янов
Техред М.Дидык Корректор М.Шароши
Редактор H.Ëàçàðåíêo
Заказ 2837 Тираж 662 Подписное
ВНИИПИ Г< сударственного комитета по изобретениям и открытиям при ГКНТ, СССР
113035, Москва, Ж 35, Раушская наб., д. 4/5 Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101
5 15946 на D-вход 16 логический "0" (первый и второй вспомогательные логические элементы установлены от тактового входа 16 в состояние 1/1, что позволяет переключить третий вспомога5 тельный логический элемент «ак-угодно, не изменяя информации на выходах синхронного З-триггера), третий вспомогательный логический элемент установится в состояние логической
"1 " (транзистор 4 закрыт). При пере" ключении тактового входа 15 из состояния логического "0" в логическую
"1 первый и второй вспомогательные логические элементы устанавливаются в состояние 1/О (ногоэмиттерный транзистор 5 закрыт, а транзистор
3 открыт) и устанавливают выходы синхронного D-триггера в состояние 20
О/1 . Ввиду того, что транзистор 3 открылся, он удерживает многоэмиттерный транзистор 7 в открытом состоянии, а транзистор 4 — в закрытом, т.е. блокирует третий вспомогатель- 25 ный логический элемент от переключений от D-.âõîäà 16, до прихода на тактовый вход логического "0".
Таким образом предлагаемое устройство реализует функцию синхронного 30
D-триггера.
Синхронный П-триггер, содержащий первый и второй элементы И-НЕ транзисторно-транзисторной логики со сложным инвертором, два транзистора три многоэмиттерных транзистора, два диода и четыре резистора, вы- 40 ход первого элемента И-НЕ соединен с первым входом второго элемента
И-НЕ, выход которого соединен с пер" вым входом первого элемента И-НЕ, вход установки соединен с вторым входом первого элемента И-HE коллектор второго многоэмиттерного транзистора соединен с базой первого транзистора, тактовый вход соединен с вторым эмиттером второго многоэмиттерного транзистора, база первого многоэмиттерного транзистора соединена с первым выводом первого резистора, коллектор первого транзистора соединен с вторым входом второго элемента
И-НЕ, D-вход соединен с первым эмиттером третьего многоэмиттерного транзистора, база второго транзистора соединена с первым выводом второго резистора и анодом первого диода, вход сброса соединен с третьим входом второго элемента И-НЕ, база второго многоэмиттерного транзистора через третий резистор и второй вывод второго резистора соединена с шиной питания, эмиттеры первого и второго транзисторов соединены с анодом второго диода, катод которого соединен с общей шиной, база третьего многоэмиттерного транзистора через четвертый резистор соединена с третьим входом первого элемента И-НЕ, коллектор второго транзистора соединен с третьим эмиттером второго многоэмит-. терного транзистора, о т л и ч а ю— ш и и с я тем, что, с целью упрощения, вход установки соединен с первыми эмиттерами первого и второго многоэмиттерных транзисторов, второй вывод первого резистора соединен с тактовым входом коллектор второго транзистора соединен с вторым эмиттером первого многоэмиттерного транзистора, коллектор которого соединен с третьим входом первого элемента
И-НЕ, коллектор первого транзистора соединен с вторым эмиттером третьего многоэмиттерного транзистора, коллектор которого соединен с анодом первого диода, катод которого соединен с входом сброса.


