Устройство для контроля кодовых жгутов постоянных запоминающих устройств

 

Изобретение относится к вычислительной технике, в частности к технологическим средствам контроля постоянных запоминающих устройств. Целью изобретения является повышение точности контроля за счет достоверной регистрации разрядных ошибок. Устройство для контроля кодовых жгутов постоянных запоминающих устройств, содержащее счетчик 1 адресов, генератор 2 тактовых импульсов, коммутатор 3, блок сравнения 5, эталонный кодовый жгут 6, блок 8 элементов задержки, элемент 9 памяти, блок 10 памяти, снабжено делителями 11,12,13 частоты, формирователем 7 импульсов окончания контроля и элементом 14 И. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ, КСПУЬЛИК (gg)g С 11 С 29/00

) ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (2 j ) 4 165452/2- -2(( (22) 26,07.88 (46) 2"..09.90. Бюл. 35 (72) Л, " 1,"ярпо11 (53) 681. 327 (ОЯЯ, Я) (r6) AI1. Орское свидетельство СССР

1336120, к:, О 11 С 29/00, 1985.

Лвт»рскo(. »ги1;1ете:1 .:(тBA СССР

Ф 1309087, г. ., Г 11 С 29/ОО, 1985. (5 l> УСТРО1!СТВ13 .д1..Л .:.С11ТРО:И V(!jIOBIIX

ЖГУТОВ ПОСТОЯII;"11,. X ЗЛ110 .IIIIIA!ALIIÅ УСТРОЙСТВ (57) 11эобретеfi:,»: ».; l!(!Сит»я к вычислительной тех! «к(час гн»г ти к техн»,»гическим ср(11ствам контроля пост(. ян! ых 3апом1п1(1юших устройств. Цел:ю иэобретения ян11я ется по в!.1шение точности к»нтро Iя:1а с !«т и стОБерной ре

I и С pi!I!!1и р;1 I j; II;II!I>!x ОП .! бО К УС-. poIIC xБО для ко ff f p(.Iя кодовых жгg ò» 3 г!Осто янных:1а(и м гнаюг(их устройств СОПерж(и!!ее с "«т-1ик апресов, ген ена тор 2 такт» 1(ь1х импул! сов, коммутатор 3, блок cp:11:1«.:ия 5 „эта 1»нный коповый жгут 6, б:!»к 8 элементов заперьхи, племен." 9,:пгмят:1, блок 10 памяти, сн(1бгкен» «»е :ителями 11, 12, 13 частоты,,::рмирог1ателем 7 импульсов ок»11:.,11п(я к»нтр >ля 11 з!1ементом 14 И.

I г ° (. Ог.(.1 1(ге В(»ЕИ . И(i; тс .- I . (вг }) Е Р ((О >) г

О {(; I=, Q T >;

В I О .- - .i ст

К гс .) .; I .;1! .() (),) г,т, (. i)Ip }) г 1 гт сг (1 1, ((г . сг (Р с (»\1 i г - т -;, г с I-

> г

; г 1.3(- (!т (.1 I I — ХС.-) :). Iг) (1 ) (>

Qi!) Q г г

С ),с.. В о)ХQ I О 1 с; .г» 1 11, " ц,т.(гг

; Е),,) )с

Ст

,). ) i 1? : l,, -i.;e3 -"(с, ), C

) .г

-.;:::::-..:;.;.)Π— О с(;(i "? i .С О 1, -,—, -> .;),,— в „) (-,;, (; г г (;;),;О, ", ОС В.;(т-,гв

; Q .с . г (, 1, . i Г i . " ", (") . Л " . Е 1: ." (г

) ((и(:!)P (,! - О))((В(I l;;!).

1» В )г:),, гг(С г)).) О а В ,i ) ({» а выхо(р>,в} - с.)о (!(e ..". тР(гтЬЕМУ т1))(:тОВОМУ:К: i(: аВРЕСОВ И В VО .; ОЛО}{-, 8

ЗЯ,)(ЕРжК)) > ВХOÄÓ З))Е?)Е)(т;1 г(ЕРВОМV IЗХО 1; ОСТ-i)!QÅ;:1 1.(2 ) í)(т Q».-.ûõ ()»{-: у,(гьсов в: — ев с) ) }i „-)тг (:т-,с Q!) .",о,"Ос»т: - С- « тОР-1(11 >ВВ 1-с" 1(e(г("г ° г :::-" (С т) !Х (: го в в}(()т)о;)(.. !!{() )-.(е с ),У})(11({()){ (И | >)) ..(в ()в верво" )",. )) {).-, .:-:"; -.в

} -1{1{В Г(: }f (,. °" .: (1 )— -(irhQP;.! { "...с О; l

Г »с т Ii.I1)!) »1,:., I, l : г:„

1 ) ..: ГО:Ь, " (1 .1( г . (1В И(;: .: J) 1! (e. i I (,)(т с ;ХО; С, )i 1 г .г(1 1 i .; с У

КО .(. > а (О)3 }и (: ->ОВР)r (, гт!- -1»i -) У \ ., тссс

? Цт)С»-, В f)Q(. :,(В : т)О3 . -- )(" с».1 Х {ре (стс »Е г{г"с, Г т В . «;:. Ной О):) :".(6).т- .

55

5 1594б

В случае правильной прошивки ПЗУ по данному адресу содержимое счетчика 1 увеличивается на ."1п для контроля следующих информационных проводов ПЗУ, Достоверность результата обеспечивается многакратностью сравнения информации по одному и тому же адресу, например, бинарным считыванием.

При этом переход к очередной ячейке контроля осуществляется заданным в делителях 11 и 12 количеством либо ошибок, либо правильных результатов контроля данного информационного про15 нора ПЗУ.

При поступлении на вход делителя

11 зада««ного количества импульсов правильного результата контроля сигналом с его выхода содержимое счет- 20 чика i увеличивается на "1". В противном случае коммутатор 3 посылает ня вход делителя 12 импульсы ошибки, коли:«ество которых (для получения на входах генератора 2, блока 8 и элемента 9 сигнала гарантированной ошибvH) не должно «.blTx-. ме«»ь«««е заданного.

В зтам случае сигналам элемента 9 в блок 0 з".««исывя«ягс««яд! ес и разряд ошибк«» Затем с«»г««алям» блока 8 элеме««т 9 сбрасывается, содержимое адр "ca и блоке 10 и в счетчике 1 увеличивается «!я "1", после чего запускается генератор 2, остянявливяемый при,«равильных результатах лишь формирователем 7.

При правильном и неправильном результатах в одном ««икле опроса жгутов 4 и б у тройствсм не регистрируется в блоке 10 адрес, а счетчик 1

40 не изменяет своего адреса ° Генератор

2 в этом случае сигналом с элемента И

14 останавливается, как только делитель 13 установит окончание цикла контроля, состоящего из нескольких тактов опроса жгутов 4 и 6.

Ф о р м у л а и з а б р е т е н и я

Устройство для контроля кодовых жгутов постоянных запоминающих устройств, содержащее счетчик адресов, первь»й тактовый вход которого является входом увеличения адреса устpîAñTHà, второй тактовый вход соединен с первым выходом блока элементов задержки, информационные выходы первой группы — с соответстВующими информацисннь»«п» входами блока памяти, информацио-.-ные выходы второй груп13 6 пы — с соответствующими входами контролируемого и эталонного кодовых жгутов, а вход сброса является входом устройства и подключен к соответствующему входу генератора тактовых импульсов и первым установочным входам блока памяти и элемента памяти, выход которого соединен с разрешающим входом блока памяти, а второй установочный вход блока памяти соединен с вторым выхоцом блока элементов задержки, третий выход блока элементов задержки подключен к адресному входу блока памяти, а четвертый выход — к первому входу запуска генератора, второй вход запуска которого является соответствующим входом устройства, а выход саед«»нен с синхровхода »и счетчиков адресов и коммутатора, информационный вход которого подключен к выходу результата блока сравнения, первый и второй входы которого саедннень« с выходами контралируемагс и эталонного кодовых жгутов, о т л и ч а ю щ е е с я тем, чта, с целью повышения точности контра:I«» ано содержит первый, второй.и третий делители частоты и формирователь импульсов окон «яния контроля, установочные входы которых являются соответствующими установа «ными входами устройства, и элемент И, причем информяциQHhbIp. входы первого и второго делителей частоты подключены к соответствующим информацио««ныл выходам коммутатора, входы сброса — к выходу элемента И а выходы — соответственно к третьему тактовому входу счетчика яцресав и входу блока элементов задержки, входу записи элемента памяти и первому входу астапова генератора тактовых импульсов, выход н информационные входы формирователя импульсов окончания контроля соединены соответственно с вторым входом астанова генератора тактовых импульсов и " соответствующими инфармац«»о«»нь«««и выходами первой группы счетчика адресов, информационные выходы блока сравнения подключены к саответствуюшим информационным входам блока памяти, информационный вход третьего делителя частоты соединен с синхровыходом коммутатора, вход сброса — с соответствующим входом устройства, а выход — с первым входом элемента И, второй вход которого подключен к выходу первого делителя частоты, а выход — к третьему входу останова генератора,