Устройство для прерывания программ

 

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, работающих в режиме разделения времени. Цель изобретения - расширение области применения за счет возможности задания длительности интервалов между импульсами прерываний. Устройство для прерывания программ содержит генератор 1 импульсов, элементы И 2, 3, 4, счетчики 5 и 6, элементы задержки 7, 8, 9, блок 10 сравнения, элемент ИЛИ 12, триггер 13, регистр 14, блок памяти 11. В устройстве функциональная зависимость обусловлена последовательным перебором ячеек блока 11 памяти, куда в начальный момент работы устройства загружаются функциональная последовательность временных интервалов между импульсами прерываний, векторы прерываний и информация от внешних устройств. Элементы задержки 8 и 9 и элемент И 4 при смене кода временного интервала обеспечивают синхронность работы устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 06 F 9 46 сОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4483371/24-24 (22) 16.09.88 (46) 23.09.90. Бюл. № 35 (72) В. П. Поленов (53) 681.325(088.8) (56) Авторское свидетельство СССР № 684544, кл. G 06 F 9/46, 1979.

Авторское свидетельство СССР

¹ 1070550, кл. G 06 F 9/46,,1984. (54) УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ

ПРОГРАММ (57) Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, работающих в режиме разделения времени. Цель изобретения — расширение области применения за счет возможности задания длительности ин„„SU, 1594536 А 1 тервалов между импульсами прерываний.

Устройство для прерывания программ содержит генератор 1 импульсов, элементы И 2, 3, 4, счетчики 5 и 6, элементы задержки 7, 8, 9, блок 10 сравнения, элемент ИЛИ 12, триггер 13, регистр 14, блок памяти 11. В устройстве функциональная зависимость обусловлена последовательным перебором ячеек блока 11 памяти, куда в начальный момент работы устройства загружаются функциональная последовательность временных интервалов между импульсами прерываний, векторы прерываний и информация от внешних устройств. Элементы задержки 8 и 9 и элемент И 4 при .смене кода временного интервала обеспечивают синхронность работы устройства. 1 ил.

1594536

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах, работающих в режиме разделения времени, требующих нетравиальной функциональной зависимости интервалов прерываний от времени.

Цель изобретения — расширение области применения за счет возможности задания длительности интервалов между импульсами прерываний.

На чертеже приведена схема устройства.

Устройство содержит генератор 1 импульсов, элементы И 2 — 4, счетчики 5 и 6, элементы 7 — 9 задержки, блок 10 сравнения, блок 11 памяти, элемент ИЛИ 12, триггер 13, регистр 14, вход 15 запуска, блокировочный вход 16 устройства, вход 17 .записи устройства, адреснь,е входы 18 устройства., информационные входы 19 устройства, выход

20 прерывания, информационные выходы 21 устройства.

Устройство работает следующим образом.

Предварительно в блок 11 памяти загружаются функциональная последовательность временных интервалов между импульсами прерываний, векторы прерываний и информация о внешних устройствах, причем в каждую ячейку блока 11 памяти записывается код длины одногр временного ичтервала. Для этого на вход 15 устройства подается низкий уровень сигнала, которь«й блокирует элемент И 2. Низкий уровень сигнала с выхода элемента И 2 запрещает работу блока 10 сравнения. что предотвращает установку триггера 14 в единичное состояние и, следовательно, выдачу сигнала прерывания с выхода 20 устройства. В то же время счетчиком 5 производится счет импульсов генератора 1 импульсов, а также сброс в нулевое состояние триггера 13. На входы

18 подается адрес ячейки памяти, а на входы 19 — код соответствующего временного интервала между импульсами прерываний. Затем на вход 17 подается импульс записи, который открывает элемент И 4. Импульсом с выхода генератора импульсов, проходящим через элемент И 4, производится запись адреса в счетчик б с входа 18.

Этот адрес устанавливается на адресном входе блока 11 памяти. Импульс с выхода элемента И 4 проходит через элемент 8 задержки, задерживаясь на время записи адреса в счетчик 6, и производит запись кода временного интервала в соответствующую ячейку памяти. Таким образом, производится запись всей последовательности временных интервалов в последовательные ячейки памяти. После загрузки необходимой последовательности кодов временных интервалов на вход 15 подается сигнал высокого уровня, который открывает элемент И 2. При этом на входе 17 поддерживается сигнал низкого уровня, которым закрывается элемент И 4, предотвращая прохождение записывающих импульсов на соответствую10

45 щие входы счетчика 6 и блока 11 памяти.

Низким уровнем сигнала с выхода элемента

И 4, проходящим через элемент 8 задержки, и поступающим на вход записи-чтения блока

11 памяти, поддерживается режим данного блока. На входе 15 поддерживается высокий уровень сигнала. Адресом с выхода счетчика 6 обеспечивается чтение из блока 11 памяти соответствующего кода временного интервала, который с выхода блока 11 памяти поступает на второй информационный вход блока 10 сравнения. Этот код периодически сравнивается с кодом, поступающим на первый информационный вход блока 10 сравнения с выхода счетчика 5, который осуществляет счет текущего времени по импульсам генератора 1. Если содержимое счетчика 5 больше или равно содержимому блока 11 и на управляющем входе блока 10 сравнения появится импульс, соответствующий отсутствию импульса на выходе генератора 1 импульсов, то на выходе элемента ИЛИ 12 появляется импульс, которым триггер 13 устанавливается в единичное состояние. При этом на выходе 20 появляется сигнал прерывания, а счетчик 5 сбрасывается в нулевое состояние. После прихода сигнала через элемент И 4 и элемент 7 задержки, в котором задерживается на время установления триггера 13 в единичное состояние, данный сигнал переводит счетчик 6 в очередное состояние. Следующим импульсом с выхода генератора производится сброс триггера 13 в нулевое состояние, и сигнал прерывания с выхода 20 снимается. С каждым следующим сигналом прерывания происходит прерывание кода на выходе блока 11 памяти, что обеспечивает функциональную зависимость интервалов между импульсами прерывания от времени.

При необходимости временной интервал может быть зафиксирован. Для этого на блокировочный вход 16 следует подать сигнал низкого уровня, тогда импульсы не будут поступать на счетный вход счетчика 6 и на адресном входе блока 11 памяти установится фиксированный адрес, поддерживающий фиксированный код на выходе блока 11 памяти и, следовательно, на втором информационном входе блока 10 сравнения.

Во время работы устройства в произвольной ячейке блока 11 памяти можно изменить информацию описанным образом.

Вход 15 можно использовать для прерывания работы устройства подачей на него сигнала низкого уровня. Кроме того, сигнал с выхода элемента 8 задержки проходит через элемент 9 задержки, задерживаясь на время перевода счетчика б в очередное состояние и на время чтения информации из блока 11 памяти, и поступает на вход записи регистра 14, инициируя запись вектора прерывания с выхода блока 11 памяти.

После появления сигнала прерывания на выходе 20 происходят смена кода и смена век1594536

Формула изобретения

Составитель М. Кудряшев

Редактор Л. Гратилло Техред А. Кравчук Корректор А. Обручар

Заказ 2830 Тираж 569 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ (.(:(.Р

1! 3035, Москва, Ж вЂ” 35, Раушская наб., д. 4, 5

Производственно-издательский комбинат «Патент», г. Ужгород. ул. Гагарина. I(Il тора прерывания в регистре 14 и начинается новый отсчет текущего времени.

Устройство для прерывания программ, содержащее генератор импульсов, два элемента И, два счетчика, первый элемент задержки, блок сравнения, элемент ИЛИ, триггер, регистр, причем выход генератора импульсов соединен со счетным входом первого счетчика, выходы которого соединены. с первой группой входов блока сравнения, выходы «Больше» и «Равно» которого соединены с входами элемента ИЛИ, выход первого элемента И соединен с управляю- )5 щим входом блока сравнения, отличающееся тем, что, с целью расширения области применения за счет возможности задания длительности интервалов между импульсами прерываний,.в него введены третий элемент

И, второй и третий элементы задержки и блок памяти, причем выход генератора импульсов соединен с инверсным входом первого элемента И, с первым входом второго элемента И и с входом сброса триггера, выход элемента ИЛИ соединен с единичным 2g входом триггера, с входом сброса первого счетчика и первым входом третьего элемента И, выход которого через первый элемент задержки соединен со счетным входом второго счетчика и через второй элемент задержки — с тактовым входом регистра, выходы второго счетчика соединены с адресными входами блока памяти, выходы которого соединены с информационными входами регистра, выходы которого соединены с второй группой входов блока сравнения и являются группой информационных выходов устройства, выход второго элемента И соединен с входом записи второго счетчика и через третий элемент задержки — с входом записи-чтения блока памяти, прямой вход первого элемента И является входом запуска устройства, второй вход третьего элемента И является блокировочным входом устройства, вход записи устройства соединен с вторым входом второго элемента И, информационные входы второго счетчика являются группой адресных входов устройства, входы данных блока памяти являются группой информационных входов устройства, выход триггера является выходом прерывания устройства.