Дискретный фазовращатель
Изобретение относится к радиотехнике. Цель изобретения - повышение быстродействия. Дискретный фазовращатель содержит первый регистр 1 памяти, кольцевой регистр 2, первый дешифратор 3, второй дешифратор 4, первый мультиплексор 5, второй мультиплексор 6, триггер 7, второй регистр 8 памяти, первый сумматор 9 кодов, второй сумматор 10 кодов. Выходная частота формируется кольцевым регистром 2, имеющим M разрядов и формирующим на своих выходах импульсы, сдвинутые относительно друг друга на величину периода частоты на опорном входе. Второй сумматор 10 осуществляет суммирование кода с выхода первого сумматора 9 с кодом M/2. Суммирование производится по модулю M. Если код дробной части не равен нулю, то с каждым импульсом на сигнальном входе происходит переключение первого 5 и второго 6 мультиплексоров, что приводит к смещению выходной частоты за счет периодического изменения фазы. Быстродействие дискретного фазовращателя ограничивается быстродействием элементной базы. 1 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (si)s Н 03 Н 7/18
ГОСУДАРСТВЕ ННЫЙ КОМИТЕТ.
ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ
ПРИ ГКНТ СССР " ."()юаы
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4094754/24-09 (22) 24.07.86 (46) 07.08.90. Бюл. ¹ 29 (72) А:И.Урьяс, Б.А.Трапезников и С.П.Медведев (53) 621.316,8 (088.8) (56) Авторское свидетельство СССР № 1058075. кл. Н 03 (7/16, 01.10.82.
Смеляков В.В., Цифровая измерительная аппаратура инфранизких частот. — M.;
Энергия, 1975, с. 146 — 149. (54) ДИСКРЕТНЫЙ ФАЗОВРАЩАТЕЛЬ (57) Изобретение относится к радиотехнике.
Цель изобретения — повышение быстродействия. Дискретный фазовращатель содержит первый регистр 1 памяти, кольцевой регистр 2, первый дешифратор 3, второй дешифратор 4, первый мультиплексор 5, „„Я ) ÄÄ 1584078 A1 второй мультиплексор 6, триггер 7, второй регистр 8 памяти, первый сумматор 9 кодов, второй сумматор 10 кодов, Выходная частота формируется кольцевым регистром 2, имеющим М разря .ов и формирующим на своих выходах импульсы, сдвинутые относительно друг друга на величину периода частоты на опорном входе. Второй сумматор 10 осуществляет суммирование кода с выхода первого сумматора 9 с кодом M/2. Суммирование производится по модулю М. Если код дробной части не равен нулю, то с каждым импульсом на сигнальном входе происходит . переключение первого 5 и второго 6 мультиплексоров, что приводит к смещению выходной частоты за счет периодического изменения фазы. Быстродействие дискрет- 3 ного фазовращателя ограничивается быстродействием элементной базы. 1 ил.
1584078
20
40
4550
Изобретение относится к радиотехнике и может быть использовано в цифровых синтезаторах частоты, Целью изобретения является повышение быстродействия.
На чертеже представлена структурная электрическая схема дискретного фазовращателя.
Дискретный фазовращатель содержит первый регистр 1 памяти, кольцевой регистр 2, первый 3, второй 4 дешифраторы, первый 5, второй 6 мультиплексоры, триггер
7, второй регистр 8 памяти, первый 9 и второй 10 сумматоры кодов.
Дискретный фаэовращатель работает следующим образом, На опорный и сигнальный входы дискретного фазовращателя поступают две импульсные последовательности fo и f«, при этом частота fo на опорном входе в К раз выше частоты f> на сигнальном входе, Выходная частота f»x формируется кольцевым регистром 2, имеющим M разрядов и формирующим на своих выходах импульсы, сдвинутые относительно друг друга на To =
=I/fo, а частота повторения импульсной последовательности на каждом выходе кольfo цевого регистра 2 равна — -- =- --, M To
Код дробной части р (целочисленность рассматривается относительно частоты f<) поступает на первый сумматор 9, где суммируется с выходным кодом второго регистра
8, код которого с каждым импульсом 4 увеличивается на величину q, Причем суммирование ведется по модулю М, а результат переполнения первого сумматора 9 не используется.
Во втором сумматоре 10 осуществляется суммирование кода с выхода первого сумматора 9 с кодом М/2; поступающим на второй вход второго сумматора 10. Суммирование также производится по модулю М, Код суммы с выхода второго сумматора 10 записывается в первом регистре 1 в виде кода, который по тактовым импульсам через второй дешифратор 4 поступает на уп равляющие входы второго мультиплексора б, На управляющие входы первого мультиплексора 5 через первый дешифратор 3 поступает код с выхода второго регистра 8. Следовательно, импульсная последовательность на первом входе триггера 7 всегда сдвинута на
МТ/2 относительно импульсной последовательности на втором входе триггера 7 и на его выходе формируется сигнал в форме меандра.
Если код дробной части q равен нулю, то коды на выходе второго регистра 8- и второго сумматора 10 постоянны Во времени и период выходного сигнала триггера 7 равен МТо и частота felix = fo/М. Если код q не равен нулю, то с каждым импульсом f< происходит переключение первого 5 и второго б мультиплексоров, которое приводит к увеличению одного периода сигнала f«« на величину qTo, которая составляет q/M-ю долю периода выходной частоты триггера 7, Эквивалентное смещение частоты 4 х за счет периодического изменения фазы на
q/М-ю долю периода каждые I/fL секунд равно
=-Чlм = -+
1/1
Таким образом, частота сигнала
МТ М М
Дискрет изменения частоты равен f /М.
Сдвиг фазы происходит один раз за период сигнала частотой f>. Быстродействие дискретного фаэовращателя ограничивается быстродействием элементной базы
Единственное ограничение К >2М.
Формула изобретения
Дискретный фазовращатель. содержащий первый регистр памяти, кольцевой регистр, триггер, при этом сигнальный вход первого регистра памяти и сигнальный вход кольцевого регистра являются соответственно сигнальным и опорным входами дискретного фазовращателя, о т л и ч а ю щ и йс я тем, что, с целью повышения быстродействия, введены последовательно соединенные первый сумматор кодов, второй регистр памяти, первый дешифратор и первый мультиплексор, второй сумматор кодов и последовательно соединенные второй дешифратор и второй мультиплексор, выход которого подключен к R-входу триггера, S-вход которого соединен с выходом первого мультиплексора, второй вход которого объединен с вторым входом второго мультиплексора и подключен к выходу кольцевого регистра, вход второго дешифратора соединен с выходом первого регистра памяти, первый вход и выход второго сумматора кодов подключены соответственно к выходу первого сумматора кодов и к входу первого регистра памяти, первый вход первого сумматора кодов соединен с выходом второго регистра памяти, тактовый вход второго регистра памяти подключен к сигнальному входу первого регистра памяти, второй вход первого сумматора кодов и второй вход второго сумматора кодов являются соответственно входом кодового сигнала дробной части и входом кодового сигнала целой части дискретного фазовращателя, а выход триггера
1584078 является выходом дискретного фазовращател я
Составитель Ю.Ковалев
Техред М.Моргентал Корректор И.Муска
Редактор M.Áëàíàð
Производственно-издательский комбинат "Патент", r. Ужгород, ул.Гагарина, 101
Заказ 2262 Тираж 658 Подписное
ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР
113035, Москва, Ж-35, Раушская наб., 4/5


