Резервированный оконечный модуль для цифровых автоматических систем коммутации

 

Изобретение относится к технике связи. Цель - повышение надежности коммутации путем выявления и отключения неисправного блока. Поставленная цель достигается введением в основной и резервный модули 1, 2 дополнительной шины 11 управления и дополнительной шины 12 адреса и данных, а также блока 10 коммутации и управления, первой и второй шин 15, 16 управления коммутацией, шины 17 информации, исходящей и входящей линий 18, 19 взаимодействия. Возможны два режима функционирования у-ва: режим нормальной работы и режим отказа. В нормальном режиме работы все блоки основного и резервного модулей 1, 2 исправны и обработка линий импульсно-кодовой модуляции 14 (ИКМ) осуществляется параллельно каждым из модулей. В режиме отказа микропроцессор 5 основного модуля получает сообщение о наличии отказа или из центра технической эксплуатации или по линиям ИКМ 14 от первого и второго блоков 3, 4 оконечного оборудования резервного модуля. При получении команды о наличии неисправности микропроцессор 5 исправного модуля обеспечивает переключение линий ИКМ 14 к средствам обработки своего модуля. 1 з.п. ф-лы, 5 ил.

СОВХОЗ 008ЕТСННХ

СОЦИАЛИСТИЧЕСНИХ

РЕСА ЛИН

А1 ц) Н О4 М 3/ОО

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABT0PGHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ HOMHTf T

ПО ИЗОБРЕТЕНИЯМ И ОТНРЫТИЯМ

ПРИ ГКНТ СССР (21) 4439049/24-09 (22) 10.06.88 (46). 15,07.90, Бюл. № 26 (71) Московский электротехнический институт связи (72) В.А.Буланов и Т,А,Буланова (53) 621.395.7(088.8) (56) Electrical Communications, The

Technical journal of ITT, 1985, v. 59, ¹ 1/2. г (54). РЕЗЕРВИРОВАННЫЙ ОКОНЕЧНЫЙ МОДУЛЬ

ДЛЯ ЦИФРОВЫХ АВТОМАТИЧЕСКИХ СИСТЕМ

КОММУТАЦИИ (57) Изобретение относится к технике связи. Цель — повышение надежности коммутации путем выявления и отключения неисправного блока. Поставленная цель достигается введением в основной и резервный модули 1,2 дополнительной шины 11 управления и дополнительной шины 12 адреса и данных, а

1578838

30 В. нормальном режиме работы все блоки основного и резервного модулей

55 также. блока 10 комиутации и управления, первой и второй шин 15, 16 yriравления коммутацией, шины 17 информации, исходящей и входящей линий

18, 19 взаимодействия. Возможны два режима функционирования устройства: режим нормальной работы и режим отказа. В нормальном режиме работы все блоки основного и резервного модулей 10

1, 2 исправны и обработка линий 14 импульсно-кодовой модуляции(ИКМ) осуществляется параллельно каждым из модулей, Изобретение относится к технике связи и может быть использовано в системах автоматической коммутации.

Цель изобретения: — повышение на- дежности коммутации путем выявления и отключения неисправного блока.

На фиг. 1 приведена структурная схема резервированного оконечного модуля для цифровых автоматических систем коммутации; на фиг. 2 - схема блока коммутации и управления; на фиг. 3 — схема узла управления; на фиг. 4 и 5 — алгоритм работы микропроцессора при тестировании модуля.

Устройство (фиг,, 1) содержит основной модуль 1„ резервный модуль 2, каждый.из которых содержит первый и второй блоки 3 и 4 оконечного обору- 3 дования, микропроцессор 5, блок 6 постоянной памяти, блок 7 оперативной памяти, шину 8 адреса и данных, шину

9 управления, блок 10 коммутации и управления, дополнительную шину 11 управления, дополнительную шину 12 адреса и данных, интерфейс 13 управления, линии 14 импульсно-кодовой модуляции (ИКМ), а также первую и вторую шины 15 и 16 управления коммута цией, шину 17 информации и исходящую и входящую. линии 18 и 19 взаимодей-. ствия.

Блок 10 коммутации и управления (фиг. 2) включает с первого по восьмой шинные формирователи 20-27, коммутатор 28, первый инвертор 29, узел

30 управления, второй инвертор 31, первый, второй и третий элементы

ИЛИ 32-34, с первого по пятьй выходы

35-39 узла 30 управления, первый второй и третий входы 40-42 узла 30 уп равления и четвертые выводы 43 узла

30 управления.

В режиме отказа микропроцессор 5 ос новного модуля получает сообщение о наличии отказа или иэ центра технической эксплуатации, или по линиям

14 ИКМ от первого и второго блоков

3, 4 оконечного оборудования резервного модуля. При получении команды о наличии неисправности микропроцессор

5 исправного модуля обеспечивает переключение линий 14 ИКМ к средствам обработки своего модуля. 1 з,п. ф-лы, 5 ил.

Узел 30 управления (фиг ° 3) образует с первого по четвертый мультиплексоры 44-47, третий инвертор 48, первьй, второй и третий регистры 4951, четвертый и пятый элемент ИЛИ 52 и 53, дешифратор 54.и четвертый и пятый инверторы 55 и.,56.

Ус тр ойст в о р аб от а е т следующим образом.

Возможны два режима функционирования: режим нормальной работы и режим отказа.

1 и 2 исправны. В этом случае в первом и втором регистрах 49 и 50 узлов

30 управления записан "0", а на третий вход 42 поступает "0" с соответствующих.выходов резервного и основного модулей 2 и 1.

Состояние с первого по четвертый мультиплексоров 44-47 таково, что сигналь1 управления, поступающие соответственно на второй, первый, четвертый и третий выходы 36,35,38 и 37 узла 30 управления переводят первьй, второй, шестой, седьмой и восьмой шинные формирователи 20,21,25,26 и

27 в активное состояние, а третий, четвертый и пятый шинные формирователи 22,23 и 24 — в отключенное состояние.

К микропроцессору 5 соответствующего модуля посредством шин 8 и 9 и дополнительных шин 11 и 12 подключаются интерфейс 13 управления и блоки 6 и 7 постоянной и оперативной памяти.

Выбор конкретного регистра осуществляется путем занесения его кода в третий регистр 5 1 и последующей дешифрации в дешифраторе 54.

157883

В режиме отказа микропроцессор 5 основного модуля 1 получает сообщение о наличии отказа или из центра технической эксплуатации, или ".î линиям 14 ИКМ от первого и второго блоков 3 и 4 оконечного оборудования резервного модуля 2.

Выявление неисправности осуществляется первыми и вторьпчи блсками 3 и 4 посредством передачи контрольных пакетов с заранее известными откликами и ограниченными выдержками времени, Сообщение службы технической эк15 сплуатации и обслуживания формируется оператором и передается в исправный интерфейс 13 управления через коммутационное поле по специально выделенному временному каналу, 20

При Получении команды о наличии неисправности микропроцессор 5 основного модуля 1 (наприаер) записывает в первый регистр 49 "1", переключая с первого по восьмой шинные формирователи 20-27 таким ооразом, что отключает от микропроцессора 5 дополнительные шины 11 и 12 и подключает первую и вторую шины 15 и 16, а также шину 17 информации, 30

Во второй регистр 50 также записывается сигнал "I", который по исходящей линии 18 взаимодействия поступает на управляющие входы с первого по четвертый мультиплексоров

44-47, переключая их таким образом, 35 что их выходные управляющие сигналы отключают микропроцессор 5,резервного модуля 2 от блока 10 и подключают к первым и вторым шинам 15 и 16 а также к шине 17 дополнительные шины 40

11 и 12 резервного модуля 2, Это обеспечивается отключением шестого и седьмого шинных формирователей 25 и 26 и подключением третьего четвертого, пятого и восьмого

45 шинных формирователей 22-24 и 27, Микропроцессор 5 основного модуля 1 осуществляет тестирование олока 7 оперативной памяти и интерфейса 13 управления резервного модуля 2 50 в соответствии с алгоритмом, приведенным на фиг. 4.

Если интерфейс 13 управления неисправен, то микропропессор 5 записывает в первый и второй регистры 49 55 и 50 "0", подключаясь к исправному через дополнительные шины 1 1 и 12, Если интерфейс 13 управления и блок 7 оперативной памяти исправны, 8

6 то тестирующий микропроцессор переходит в режим оперативного управления основным и резервным модулями 1 и 2.

Данный режим состоит из соответствующих циклов обработки информации последовательно в основном и резервном модулях .1 и 2 °

Обработка неисправности основного модуля 1 в резервном модуле осуществляется аналогично.

Формула изобретения

1. Резервированный оконечный модуль для цифровых автоматических систем коммутации, содержащий основной и резервный модули, каждый из которых содержит первый и второй блоки оконечного оборудования, первые выводы которых являются первыми выводами основного и резервного модулей, микропроцессор и блок постоянной памяти, соединенные шиной управления и шиной адреса и данных, блок оперативной памяти и интерфейс управления, первые выводы которого в основном и резервном модулях соединены соответствующими линиями импульсно-кодовой модуляции (ИКМ) с вторыми выводами соответствующих первого и второго блоков

I оконечного оборудования, третьи выводы которых соединены соответствующими линиями ИКМ с соответствующими первыми выводами интерфейса управления смежного модуля, вторые выводы которых являются вторыми выводами основного и резервного модулей, о т л ич а ю шийся тем, что, с целью повышения надежности коммутации путем выявления и отключения неисправного блока, в основной и резервный модули введены дополнительная шина управления и дополнительная шина адреса и pBHHbK> подключенные к блоку оперативной памяти и третьему выводу интерфейса управления, а также блок коммутации и управления, соединенный по ITppBbM> вторым, третьим четвертым и пятым выводам соответственно с введенными первой и второй шинами управления коммутацией, шиной информации, исходящей и входящей линиями взаимодействия, причем в основном и резервном модулях блок коммутации и управления шестыми, седьмыми, восьмыми и девятыми выводами подключен соответственно к шине управления, шине адреса и данньпс, 1578838 дополнительной шине управления и дополнительной шине адреса и--данных.

2. Резервированнын оконечный модуль по п, 1, о т л:и ч а ю щ и й5 с я тем, что блок коммутации и управления содержит узел управления, последовательно соединенные первый элемент ИЛИ, первый инвертор и коммутатор, второй инвертор, второй и 1р третий элементы ИЛИ, первый,-второй, третий, четвертый, пятый, шестой, седьмой и восьмой шинные формирователи, причем входы первого и выходы второго шинных формирователей являются восьмыми выводами блока коммутации и управления,:первыми, вторыми и третьими выводами которого являются первые выводы третьего, четвертого и пятого шинных формирователей, пер- О вые управляющие входы которых подключены к первому выходу узла управ-, ления, второй выход которого соединен с управлящим входом коммутатора, вторым управляющим входом четвертого д5 шинного формирователя и входом второго инвертора выход которого соединен с вторым управляющим входом третьего шинного формирователя,.вторые выводы которого объединены с выходами первого и входами ше того шинных формирователей и являют=я шестыми выводами блока коммутацин и управления, седьмыми выводами которого являются первые выводы седьмого шинного форми35 рователя, первый управляющий вход которого объединен с управляющим входом шестого шинного формйрователя и соединен с третьим выходом узла управления, четвертый выход которого подключен к управляющим входам первого и второго шинных формирователей и первому управляющему входу восьмого шинного формирователя, второй управляющий вход которого подключен к выходу второго элемента ИЛИ, первый и второй входы которого соединены с соответствующими входами первого и . третьего элементов ИЛИ и подключены к соответствующим выходам шестого шинного формирователя, соединенного также с входами второго шинного формирователя и вторым выводбм четвертого шинного формирователя, а соответствующие выходы шестого шинного формирователя подключены к первому и второму входам узла управления, третий вход и пятый выход которого яв- ляются соответственно пятым и четвертым выводами блока коммутации и управления, девятые Выводы которого являются первыми выводами восьмога шиннога формирователя, вторые выво.ды которого соединены с четвертыми выводами узла управления и вторыми выводами седьмого и пятого шинных формирователей, вторые управляющие входы которых подключены соответственно к выходам третьего элемента

ИЛИ и коммутатора, второй вход которого подключен к выходу первого элемента ИЛИ.

15788 38

f578838

Составитель В,Паницкий

Редактор А.Огар Техред Л.Олийнык Корректор Т.Палий

Заказ 1.924 Тираж 525 Подписное

ВНИИПИ Государстве. нного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101