Устройство для измерения энергии

 

Изобретение относится к электроизмерительной технике и может найти применение в цифровых измерителях энергии быстропротекающих и непериодических процессов в широком диапазоне изменения входных сигналов. Целью изобретения является повышение точности. Поставленная цель достигается введением многофазного измерителя 6 энергии и формирователя 8 импульсов заданной энергии. Вновь введенные блоки позволяют учесть малые поправки к основной части энергии. Мгновенные значения входного сигнала преобразуются в цифровую форму компенсаторами 4 и 5, которые также выделяют аналоговый сигнал некомпенсации. Поправка к основной величине энергии учитывается вычислительным блоком 7, который также определяет и основную часть энергии. За счет того что многофазным измерителем 6 энергии учитывается сигнал некомпенсации, можно значительно уменьшить разрядность компенсаторов 4 и 5 и повысить их быстродействие. Устройство содержит преобразователь 1 тока, преобразователь 2 напряжения, нагрузку 3, входящие в состав измерителя 6 цифроаналоговые перемножители 9, 10, аналоговый перемножитель 11, интегратор 12 и блок 14 компараторов, блок 13 синхронизации, формирователь 8 импульсов заданной энергии. Устройство может быть выполнено на основе типовых интегральных схем. При этом погрешность измерения составляет 0,01-0,02% в диапазоне частот от 0 до 10<SP POS="POST">4</SP> Гц при изменении мощности в нагрузке в пределах от U<SB POS="POST">M</SB>I<SB POS="POST">M</SB> до 0,01 U<SB POS="POST">M</SB>I<SB POS="POST">M</SB>, где I<SB POS="POST">M</SB> и U<SB POS="POST">M</SB> - ток и напряжение в нагрузке. 2 з.п. ф-лы, 2 ил.

00OS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)5 G 01 R 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (21) 4343265/24-21 (22) 02 ° 11,87 (46) 30.06.90, Бюл. Р 24 (71) Куйбышевский политехнический институт им. В..В. Куйбышева (72) А.И. Косолапов (53) 621.317.37 (088,8) (56) Авторское свидетельство СССР

У 868592, кл, G 01 R 11/ОО, 1980, Авторское свидетельство СССР N 1087909, кл. G Ol R 21/06, 1984, (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЭНЕРГИИ (57) Изобретение относится к электроизмерительной технике и может найти r применение в цифровых измерителях энергии быстропротекающих и непериодических процессов в широком диапазоне изменения входных сигналов °

Целью изобретения является повышение точности. Поставленная цель достигается введением многофазного измерителя 6 энергии и формирователя 8 импульсов заданной энергии. Вновь введенные блоки позволяют учесть малые поправки к основной части энергии. Мгновенные значения входного сигнала пре„,ЯО„„15 5120 А1

2 образуются в цифровую форму компенсаторами 4 и 5, которые также выделяют аналоговый сигнал некомпенсации.

Поправка к основной величине энергии учитывается вычислительным блоком 7, который также определяет и основную часть энергии. За счет того, что многофазным измерителем 6 энергии учитывается сигнал некомпенсации, можно значительно уменьшить разрядность компенсаторов 4 и 5 и повысить их быстродействие. Устройство содержит преобразователь l тока, преобразователь 2 напряжения, нагрузку 3, входящие в состав измерителя в цифроаналоговые перемножители 9, 10 аналоговый перемножитель 11, интегратор 12 и блок 14 компараторов, блок 13 синхронизации, формирователь о имлульсов заданий энергии. Устройство может С быть выполнено на основе типовых интегральных схем. При этом погрешность измерений составляет 0,01-0,027 в диапазоне частот от 0 до 10 Гц при изме-, в

4 нении мощности в нагрузке в пределах (д от U Т до 0 01 U I, где I è U — ток и напряжение в нагрузке. 1 с. и

2 э.п.ф-лы, 2 ил.

Вцреб

1575130

Изобретение относится к электроизмерительной технике и может быть применено для точного измерения потребления электрической энергии.

Цель изобретения — повышение точности при измерении энергии быстропротекающих и непериодических процессов.

На фиг.l приведена схема устройст- lg

sa; на фиг.2 — схема вычислительного ,блока.

Устройство содержит преобразователи 1 тока и 2 напряжения, нагрузку

,3, первый 4 и второй 5 компенсаторы, многофазный измеритель 6 энергии, вычислительный блок 7, формирователь

8 импульсов заданной энергии, цифро;аналоговые 9 и 10 и аналоговый 11 пе- 20 ремножители, интегратор 12 блок

13 синхронизации, блок 14 компарато ров, накапливающий сумматор 15, реверсивный счетчик 16, цифровой пере: множитель 17, .схемы 18 и !9 задерж- 25 ки, схемы И 20 и 21, ИЛИ 22 и 23, блок 24 схем ИЛИ, триггер 25.

Первым и вторым входами преобразо:ватель 1 тока соединен с клеммой вход-30 ной цепи и выводом нагрузки 3, к кото, рому присоединен первый вход преоб разователя 2 напряжения, второй вход

:которого соединен с входом. блока 13 синхронизации, вторым выводом нагрузки и второй клеммой цепи. Выход преобразователя 1 тока соединен с входом первого компенсатора 4, тактовый вход которого соединен с тактовым входом второго компенсатора 5, выходом блока 13 синхронизации и третьим входом вычислительного блока 7, Первые выходы компенсаторов 4 и и 5 соединены с первым и третьим входами многофазного измерителя 6 энергии, первым и вторым входами вычислительного блока 7, а вторые выходы компенсаторов 4 и 5 соединены с вторым и четвертым входами многофазного измерителя 6 энергии. Пятый 1 вход многофазного измерителя 6 энер50 гии подключен к выходу формирователя 8 импульсов заданной энергии, первый и второй входы которого соединены с первым и вторым выходами многофазного измерителя 6 энергии, а также

55 с четвертым и пятым выходами вычислительйого блока 7, выход которого является выходом устройства.

Первый вход многофазного измерителя 6 энергии соединен с цифровым входом второго цифроаналогового перемножителя 10, аналоговый вход которого является четвертым входом много-. функционального измерителя 6 энергии второй вход которого соединен с аналоговым входом первого цифроаналогового перемножителя 9, цифровой вход которого является третьим входом многофазного измерителя 6 энергии. Аналоговые входы первого и второго цифроаналоговых перемножителей 9 и 10 соединены с первым входом аналогового перемножителя ll. Выходы первого и второго цифроаналоговых перемножителей 9 и 10 и аналогового перемножителя 11 соединены с первым, вторым и третьим входами интегратора 12, выход которого соединен с входом блока 14 компараторов, выходы которого являются первым и вторым выходами многофазного измерителя 6 энергии, пятый вход которого соединен с четвертым входом интегратора 12 °

Первый и второй входы вычислительного блока 7 соединены с первым и вторым входами цифрового перемножителя

17, выходы которого соединены с первыми входами блока 24 схем ИЛИ, выходы которого соединены с информационными входами накапливающего сумматора 15, выход которого является выходом вычислительного блока 7. Третий вход вычислительного блока 7 соединен с входом второй схемы задержки, тактирующим входом цифрового перемножителя 17 и вторым входом второй схемы ИЛИ, первый вход которой подключен к выходу второй схемы

19 задержки и соединен с третьими входами первой и второй схем И 20 и 21, выходы которых соединены с первым и вторым входами первой схемы

ИЛИ 22, выход которой соединен с первым входом триггера 25, второй вход которого соединен с выходом переполнения реверсивного счетчика 16, знаковый выход которого соединен с входом первой схемы 18 задержки. Выход триггера 25 соединен с первыми входами первой и второй схем И 20 и .21. Выход первой схемы 18 задержки соединен с вторым входом первой схемы И 20 и вторым инвертирующим входом второй схемы И 21. Выход второй схемы И 21 соединен с входом переноса. сумматора-накопителя 15, тактиру157512<.!

25 х =нс + дх.7

Хо= N С,+ ЛХ

<< 0 (2) где Х и Х „— сигналы на входах

Э преобразователей 1 тока и 2 напряжения, пропорциональные току и напряжению нагрузки 3;

N u N — значения основных час3 тей сигналов;; и Х о на первых выкодах ком-< пенсаторов 4 и 5;.

Д Х ; Х вЂ” сигналы компенсации для компенсаторов 4 и 5 соответственно;

С и С вЂ” шаги квантования

U сигналов Х и Х7

Многофазный измеритель 6 энергии формирует цифровой сигнал в единич45 ном коде на одном из двух выходов в зависимости от полярности энергии значение .сигнала определяется соотношением ((М +1) Э К . К ) «(P< g (Н11СОВХ К о

+ Н.,С аХ К, + аХ„ДХ К, + а а) д ), 55 — коэффициенты передачи по 1-4 входам преобразователя 6; где ющий вход которого соединен с выходом второй схемы ИЛИ 23. Первый вход первой схемы ИЛИ 22 соединен с вторыми входами блока 24 схем ИЛИ. Суммирующий и вычитающий входы реверсив ного счетчика 16 являются четвертым и пятым входами вычислительного блока 7.

Принцип действия устройства следую-!р щий °

7ок нагрузки протекает от источника питания через входную цепь преобразователя I тока и нагрузку 3, напряжение с нагрузки поступает на вход преобразователя 2 напряжения. Выходные сигналы преобразователей 1 и 2 поступают на входы компенсаторов 4 и 5, которые формируют основные части значений входных сигналов в цифровой 20 форме и меньшие части входных сигналов в аналоговой форме в соответствии с соотношениями:

К

6 коэффициент передачи многофазного измери—. теля 6; э

t энергия импульса длительностью, меньшей Г, формируемого блоком 8; время интегрирования; — значение сигнала на выходе многофазного измерителя 6 энергии за время Т;

da — аддитивная погрешность измерителя 6.

Импульсы с выходов измерителя 6 поступают на входы вычислительного блока 7 и формирователя 8, который в зависимости от знака приращения сигнала К< формирует сигнал Э положительной или отрицательной полярности, являющийся сигналом отрицательной обратной связи для многофазного измерителя 6 энергии..

Вычислительный блок 7 перемножает значения N>, и N>. сигналов с компенсаторов 4 и 5 численно интегрирует это произведение, суммирует результат интегрирования с сигналом N< с выхода измерителя 6 (i — номер такта для компенсаторов 4 и 5).

Результат измерения энергии при л

6 б

К э = К представляется с погрешностью соотношением с с

N = N< + — — — — X 1 .11 ., (4)

Э! fg

< где 1.=(1, <,) „

f — частота дискретизации, формируемая блоком !3 синхронизации.

Если измерение энергии осуществляют в единицах 3, то должно выполняться соотношение

-1 П,ъ

Э =С С f>2 (5) где 2 — весовой коэффициент.

Иэ соотношения (3) видно, что, увеличивая каждый из коэффициентов К -К в одинаковое число раэ, можно значительно уменьшить влияние аддитивной погрешности 3 а многофазного измерителя 6 энергии, обусловленной, например, дрейфом (самоходом) его выходного сигнала. Кроме того,.при Ц) 1 практически исключается влияние коэффициента . .;передачи К измерителя 6, что позволяет значительно упростить его конст.рукцию °! 5/5! 20

Иногофазный измеритель 6 энергии, выполненный в виде электронного блока, действует следующим образом.

Компенсаторы 4 и 5, представляющие собой аналого-цифровые преооразователи уравновешивающего преобразования, образуют на первых выходах цифровые, а на вторых выходах, являющихся выходами дифференциальных усилителей,некомпенсации в

АЦП, аналоговые сигналы, ЦАП 9 и 10 и аналоговый перемножитель 11 перемножает эти сигналы в соответствии с соотношениями (6) (7) (Я) 20

Х =И -ЛХ

Х„= И((.ДХ

Х,, — 1Х, (-1Х3 где X,Õ Х„- выходные сигналь( (( блоков 9,10,11 соответственно.

Интегратор 12 на основе операционного усилителя интегрирует э н сигналы и сигнал Х отрицательной импульсной обратной связи, при этом выходной сигнал интегратора определяется соотношением и (1

РС (Я 6 цК 9 (о (о

+ Х „К „, + .! а) d t, (9) где RC постоянная времени 35 интегратора;

К К К К вЂ” коэффициенты преЯ (о образования блоков

8,9,10,11 с учетом коэффициентов пере40 дачи по соответствующим входам интегратора 12, 50

При превышении сигналом Х полоf2 жительного или отрицательного пороговых уровней, заданных в двух порого— вых устройствах блока 13, на выходе одного из них появляется импульс, который увеличивает или уменьшает

N< на единицу так, что Х уменьша( ется почти до нуля.

Из (9) видно,.что при М (2 я 1 результат преобразования практически не зависит от постоянной времени интег55 ратора, а увеличение коэффициентов

К -K позволяет значительно снизить .(1 влияние аддитивной погрешности аа.

Принцип действия вычислительного блока 7 (фиг.2) следующий °

Единичньш код с выхода многофазного преобразователя энергии в эависи мости от знака представляемых им чисел поступает на суммирующий или вычитающий входы реверсивного счетчика 16, который преобразует его в двоичный код. Причем отрицательные числа так же, как для остальных блоков, представляются в дополнительном до двух коде. Вычисление каждого результата измерения осуществляется в течение периода дискретизации в два такта.

Импульсы с блока 13 синхронизации, длительно стью много меньшей половины периода дискретизации, сдвигаются на половину периода схемой 19 за— держки Иа входы схемы ИЛИ 23 импульсы синхронизации поступают как с задержкой, так и без задержки, поэтому сумматор-накопитель 15 тактируется дважды за период дискретизации.

В первом такте цифровой перемножитель 17 формирует произведение сигналов N ., N ;, которые через блок 24 схем 1!ЛИ поступают на вход, сумматоранакопигеля 15„ где прибавляется к ранее накопленному значению с M (.

Во втором такте осуществляется прибав ление +! к полученному в предыдущем такте значению суммы, если к этому такту возникло переполнение в реверсивном счетчике 16, или О, если переполнение не произошло.

При переполнении реверсивного счетчика 16 триггер 25 по первому входу

tl устанавливается в состояние 1 . Этот сигнал проходит во втором такте через схему И 20 или схему И 21 в зависимости от сигнала с выхода знакового разряда реверсивного счетчика 16, который задерживается схемой !8 задержки на время не менее периода дискретизации. Сигнал "!" с выхода схемы И 20 или схемы И Й! поступает через схему ИЛИ 22 на второй вход триггера 25 и устанавливает его в состояние "0" которое сохраняется до следующего переполнения, Хаким образом, при одном переполнении реверсивного счетчика 16.через схему

И 20 или схему И 21 может пройти только один импульс, который при положительном знаке числа в реверсивном счетчике 16 проходит с выхода схемы И 21 на вход переноса суммато1О

51 0

9 1»7 ра-накопителя 15, а при отрицательном с выхода схемы И 20 через блок 24 схем ИЛИ по всем разрядам на суммирующий вход сумматора-накопителя

15, что соответствует подаче "-1" в дополнительном коде. Таким образом сумматор-накопитель за период дискритизации накапливает результат измерения энергии в соответствии с соотношением (3), Если блок 14 компараторов допуска. ет тактирование, то с целью исключения схемы 22 и триггера 25 тактовый вход блока 13 соединяется с выходом схемы 19 (на фиг,1,2, это отображено штриховой линией), (Устройство может быть выполнено на основе типовых интегральных схем. При этом погрешность преобразования может быть порядка 0,01-0,2Å в диапазоне час тот от 0 до 104 Гц при изменении мощности в нагрузке в пределах от U I до О, 01 П Т где Х и U — ток и напряжение на нагрузке.

Формула изобретения

1. Устройство для измерения энергии, содержащее преобразователи тока и напряжения, два компенсатора, вход первого соединен с выходом преобразователя тока, а вход второго соединен с выходом преобразователя напряжения, вычислительный блок, первый и второй входы которого соединены с ,первыми выходами компенсаторов, блок синхронизации, выходом соединенный с тактовыми входами компенсаторов и третьим входом вычислительного устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, дополнительно введены многофазный измеритель энергии, первый и второй входы которого соединены с первым и вторым выходами первого компенсатора, а третий и четвертый входы — с первым и вторым выходами второго компеисатора, пятый вход многофазного измерителя энергии подключен к выходу формирователя импульсов заданной энергии, первый и второй входы которого соединены с первым и вторым выходами многофазного измерителя энергии и четвертым и пятым входами вычислитетельного блока, вход блока синхронизации соединен с источником напряжения нагрузки.

2. Устройство по п.l о т л и ч аю щ е е с я тем, что многофазный измеритель энергии содержит два цифроаналоговых и аналоговый леремножители, аналоговый интегратор и блок компараторов, аналоговые входы первого и второго цифроаналоговых перемножителей являются вторым и чет. вертым входами многофазного измерителя энергии и входами аналогового перемножителя, цифровые входы первого и второго цифроаналоговых перемножителей являются первым и третьим входами многофазного измерителя энергии, выходы обоих цифроаналоговых и аналогового перемножителей соединены с первым, вторым и третьим входами интегратОра, четвертый вход которого соединен с пятым входом миогофазного измерителя энергии, 20 выход интегратора подключен к входу блока компараторов, первый и второй выходы которого являются выходами многофазного измерителя энергии.

3. Устройство по п,l, о т л и

25 ч а ю щ е е с я тем, что вычислительный блок содержит реверсивный счетчик, триггер, сую атор-накопитель, первую и вторую схемы задержки, две схемы И и ИЛИ, блок схем

ИЛИ, цифровой перемножитель, входы которого соединены с .первым и вторым

/ входами вычислительного блока, а выход — с первыми входами блока схем

ИЛИ, вторыми входами соединенного с,выходом первой схемы И .и первым входом первой схемы ИЛИ, второй вход которой соединен с выходом второй схемы И и входом переноса накапли- вающего сумматора, а выход — с первым входом триггера, .связанного вторым входом с выходом переноса реверсивного счетчика, а выходом — с пер1 выми входами обеих схем И, второй вход первой и второй, ннвертирующий

45 вход второй схемы И, соединены с выходом первой схемы задержки, а третьи входы подключены к выходу второй схемы задержки и первому входу второй схемь» ИЛИ, выход которой

50 соединен с тактовым входом сумматора накопителя, а второйвход — с входами второй схемы задержки, тактовым входом цифрового перемножителя и

; третьим входом вычислительного блоку, суммирующий и вычитающий входы реверсивного счетчика соединены с четвер-. тым и пятым входами вычислительного блока, а его знаковый выход соединен с входом первой схемы задержки.

Составитель С. Хромов

Редактор Л. Веселовская Техред M,Õoäàíè÷ Корректор С.Черни

Заказ 1.782 Тираж 549 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж"35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина, 101