Двухдекадный двоично-десятичный цифроаналоговый преобразователь

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования цифровой информации в аналоговую. Цель изобретения - расширение функциональных возможностей за счет обеспечения дополнительной функции перемножения входного кода на аналоговый сигнал. Двухдекадный двоично-десятичный цифроаналоговый преобразователь содержит первый 1 и второй 2 двоичные цифроаналоговые преобразователи, сумматор 3 и два элемента ИЛИ 4, 5. Положительный эффект достигается за счет введения двух элементов ИЛИ и соответствующих связей между разрядами преобразуемого кода и разрядными входами двоичных цифроаналоговых преобразователей. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 5 Н 03 M 1/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ CHHT СССР (21) 4186736/24-24 (22) 26,0!.87 (46) 15.06.90. Бюп. Р 22. (71) Марийский политехнический институт им. А.M.Горького (72) В,В.Попоцов и В,Д.Таныгин (53) 68 1,325 (088.8) (56) Гнатек Н,P. Справочник по цифроаналоговым и аналого-.цифровым преобразователям. И.: Радио и связь, 1982, с.267, рис.4.138, Там же, с,280, рис,4.153 ° (54) ДВУХДЕКАДНЫЙ ДВОИЧНО-ДЕСЯТИЧНЬМ

ЦИФРОАНАЛОГОВЬЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и вычислительной технике и может,.SU„„1571764 A 1

2 быть использовано в устройствах преобразования цифровой информации в аналоговую. Цель изобретения — расширение функциональных возможностей за счет обеспечения дополнительной функции перемножения входного кода на аналоговый сигнал. Двухдекадный двоично-десятичный цифроаналоговый преобразователь содержит первый 1 и второй 2 двоичные цифроаналоговые преобразователи, сумматор 3 и два злемента ИЛИ 4,5. Положительный эффект достигается за счет введения двух элементов ИЛИ и соответствующих, связей между разрядами преобразуемого кода и разрядными входами двоичнык цифроаналоговых преобразователей.

1 ил.

1571:764

+2 Ь4) К,, бабьи (A+I ) К 2К х

Изобретение относится к автоматик и вычислительной технике и может б 1Th использовано в устройствах IIpeo, разования цифровой информации в аналоговую.

Цель изобретения — расширение функциональных возможностей sa счет ореспечения дополнительной функции п аремножения входного кода на аналог вый сигнал.

На чертеже представлена функцион ьная схема предлагаемого преобраэ вателя.

Двухдекадный двоично-десятичный фроаналоговый преобразователь (ЦАП) содержит первый 1 и второй 2 двоич- н е ЦАП, сумматор 3 и два элемента.

ИРИ 4 и 5. ! Двухдекадный двоично-десятичный 20

Б1АП работает следующим образом.

Преобразуемый двоично-десятичный код ноступает на следующие входы разр дов первого 1 и второго 2 двоичных

: П: первый младший разряд младшей 25 тетрады входного кода поступает на входы первых разрядов первого 1 и второго. 2 ЦАП, второй разряд младшей

1 етрады — на вход третьего разряда торого ЦАП 2 через элемент ИЛИ 5, ретий разряд младшей тетрады - на ход четвертого разряда второго ЦАП через элемент ИДИ 4, четвертый (старший) разряд младшей тетрады .ItIa вход третьего разряда первого ЦАП

1 и на входы третьего и четвертого разрядов ЦАП 2 через элементы ИЛИ . 4 и 5, первый (младший) разряд старфей тетрады — на вход второго разряДа ЦАП 1 и на ВХОДЫ BTopoI o и пятогО 40 разрядов ЦАП 2, второй разряд старФей тетрады — на вход четвертого раз.— ряда ЦАП 1 и вход шестого разряда

1lAlI 2, третий разряд старшей тетрады — на вход пятого разряда ЦАП 1 и 45 на вход седьмого разряда ЦАП 2, четВертый (старший) разряд старшей тетрады — на вход шестого разряда IIAII 1 и на вход восьмого разряда ЦАП 2.

Преобразуемый двоично-десятичный код десятичного числа И „ представим в виде N <„=a,+2a +4àз+За4+(Ь,+2Ъ +

+4Ь +8Ь „) 10, где а < и Ь; — разрядные коэффициенты i-ro разряда соответственно младшей и старшей тетрады,.

55 принимающие значения 0 или 1. Посколь ку в двоично-десятичном коде разряд-

9 ные коэффициенты а и а, а также àg и а не могут одновременно принимать

4 значения логической единицы (т.е ° комбинации 1Х1Х и 11ХХ в двоично-десятичном коде с весами 1-2-4- 8 являются запрещенными, где Х может принимать значения О или 1), то на выходе первого ЦАП 1 формируется а.налоговый сигнал А в виде

А=(-2 а,+2 а +2 Ь +2 Ь +2 Ь + где К, — коэффициент преобразования

ЦАП 1.

На выходе ЦАП 2 сигнал

В= (2 a,+2 а +2 аз+(2 +2 )а +(2 +

+24)Ь +2 b,+2 Ь .+2 Ь ).К„ где К вЂ” коэффициент преобразования

ЦАП 2.

После суммирования аналоговых сигналов А и В на сумматоре на его выходе при выполнении условия К„

=К =К, формируется напряжение

Таким образом, преобразователь преобразует входной двоично-десятичный код N в пропорциональное ему

Ьх значение выходного напряжения. При использовании в качестве двоичных

ЦАП умножающих ЦАП устройство в целом реализует функцию умножающего двоично-десятичного ЦАП. Повышение точности обеспечивается за счет уменьшения влияния напряжения смещения операционного усилителя на точность преобразбвания.

Формула изобретения

Двухдекадный двоично-десятичный цифроаналоговый преобразователь, со" держащий первый и второй двоичные цифроаналоговые преобразователи и сум матор, выход которого является выходной шиной, а первый вход подключен к выходу второго двоичного цифроаналогового преобразоавтеля, входы пятого, шестого, седьмого и восьмого разрядов которого являются входами соответствующих разрядов старшей тетрады входной шины преобразуемого кода, отличающийся тем, что, с целью повышения точности и расшире

Составитель Н.Капитанов

Техред М.Дидык Корректор М.Иаксимишинец

Редактор А.Огар

Заказ 1521 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, r.Óæãîðîä, ул. Гагари

Н у!

Г на 1О!

5 157 ния функциональных воэможйостей эа счет обеспечения дополнительной функ-, =а 9 ции перемножения входного кода на анало,говый сигнал, в него введены первый и второй элементы ИЛИ, выходы которых соединены соответственно с входами третьего и четвертого разрядов второго двойчного цифроаналогового преобразователя, вход первого разряда которого объекдинен с входом первого разряда первого двоичного цифроаналогового преобразователя и является входом первого разряда младшей тетрады входной шины преобразуемого кода, первые входы первого и второго элементов ИЛИ являются входами соответственно второго и третьего разрядов младшей тетрады входной шины преобразуемого ко1764 6 да, второй вход. первого элемента ИЛИ объединен с вторым входом второго элемента ИЛИ,. с входом третьего раз- ряда первого двоичного цифроаналогового преобразователя и является входом четвертого разряда младшей тетрады входной шины преобразуемого кода, входы четвертого, пятого и шестого разрядов первого двоичного цифроаналогового преобразователя объединены с вхбдами соответственно шестого,седьмого и восьмого разрядов второго двоичного преобразователя, входы пятого и второго разрядов которого объ" единены и соединены с входом второго разряда первого двоичного цифроаналогового преобразователя, выход которого соединен с вторым входом сумматора.