Преобразователь биполярного кода

 

Изобретение относится к автоматике и вычислительной технике. Цель изобретения - упрощение и повышение быстродействия преобразователя. Преобразователь биполярного кода содержит первый и второй дифференциальные блоки 1, 2, элемент ИЛИ 3, первый и второй элементы НЕ 4, 5 триггер 6 и регистр 7 сдвига. 2 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК. (51) 5 Н 03 М 5/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4462259/24-24 (22) 18.07.88 (46.) 15.05.90. Бюл. Г 18 (72) Е.С.Левкович (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 1051708, кл. H 03 M 5/12, 1982.

Авторское свидетельство СССР и 1302436, кл. Н 03 M 5/18, 1985. (54) ПРЕОБРАЗОВАТЕЛЬ БИПОЛЯРНОГО КОДА

„„Я0„„1564730 А 1

2 (57) Изобретение относится к автоматике и вычислительной технике. Цель изобретения — упрощение и повышение быстродействия. преобразователя. Преобразователь биполярного кода содержит первый и второй дифференциальные блоки 1, 2, элемент ИЛИ 3, первый и второй элементы НЕ 4, 5, триггер 6 и регистр 7 сдвига. 2 ил.

1564730

40 и

И зобретение относится к автомати, ке и вычислительной технике и может

: быть использовано для повышения ус тойчивости преобразования последова5 тельного биполярного кода в параллельный °

Цель изобретения - упрощение и повышение быстродействия преобразователя. 10

На Фиг. 1 представлена функциональная схема преобразователя, на, Фиг. 2 - временные диаграммы, поясняющие ее-работу.

Преобразователь биполярного кода содержит первый и второй дифференциальные блоки 1, 2, элемент ИЛИ 3, первый и второй элементы HE 4, 5, триггер 6 и регистр 7 сдвига..

Преобразователь биполярного кода 20 работает следующим образом.

Сигналы биполярного кода поступают на входы преобразователя в общем ,случае в виде последовательности празрядных слов, отделенных одно от 25 другого временным интервалом в m периодов Т частоты передачи бит информации, во время которого напряжения обоих сигналов двухполярного кода равно нулю. Таким образом, передача одного информационного слова занимает временной интервал и Т, а интервал между словами — m T. где m — положительные, а n — - положительные и целые числа .

В дифференциальных блоках 1 и 2 происходит взаимное вычитание входных сигналов, позволяющее подавить синфазные помехи, которые могут оказаться во вхоДном сигнале.

Биполярный код в первом дифференциальном блоке преобразуется в однополярную "единичную" последовательность, а на выходе второго дифференц ального блока вырабатывается "нулева последовательность. Оба эти сигнала поступают на соответствующие входы элемента ИЛИ 3, на выходе которого восстанавливается исходная синхрочастота. Особенностью этого сигнала является то, что в паузе между инфор50 мационными словами синхроимпульсы отсутствуют. Поэтому, эта последовательность из и-синхроимпульсов может быть использована для преобразования последовательного кода в параллельный в регистре 7.

Однако, при подаче чединичной" последовательности непосредственно на информационный вход регистра 7 возникает неоднозначность при записи последовательного кода из-за совпадения фронтов синхроимпульсов и инФормационных разрядов. Применение тактируемого триггера 6 позволяет

"расширить! информацию,„ что значительно повышает устойчивость преобразования. Принцип нрасширения" информации заключается в следующем. На тактовый вход триггера подается инвертированная последовательность синхроимпульсов, а на вход обнуления триггера подается инвертированная

"единичная" последовательность. Расширенная информация снимается с инверсного выхода триггера. При этом используется вся длительность информационного разряда и моменты достоверности преобразования данных совпадают с уровнем информации, а не с фронтом "единичной" последовательности.

Ф о р м у л а изобретения

Преобразователь биполярного кода, содержащий первый дифференциальный блок, первый и второй входы которого являются одноименными входами преобразователя, элемент ИЛИ. триггер, отличающийся тем, что, с целью упрощения и повышения быстродействия преобразователя, в него введены регистр сдвига, первый и второй дифференциальные блоки, первый и второй входы которого объединены с одноименными входами первого дифференциального блока, инверсный и .прямой выходы которого соединены соответственно с первым входом элемента ИЛИ и через первый элемент НЕс R-входом триггера, инверсный выход которого соединен с D-входом регистра сдвига, выходы разрядов которого являются выходами преобразователя, инверсный выход второго дифФеренциального блока соединен с вторым входом элемента ИЛИ, выход которого соединен с С-входом регистра сдвига и через второй элемент НЕ - с

С-входом триггера.

1564730

Составитель С.Берестевич

Редактор M.Товтин Техред И.моргентал Корректор О.Кравцова

Тираж 653

Подписное

Заказ» 66

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, И-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101