Делитель частоты с переменным коэффициентом деления

 

Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники, в синтезаторах частот. Цель изобретения - уменьшение побочных составляющих в спектре выходного сигнала - достигается введением элемента 9 совпадения и триггера 8 с организацией новых функциональных связей и выполнением увеличенным на один разряд сдвигового регистра 7. устройство также содержит счетчик 1 импульсов, дешифратор 2, формирователь 3 импульсов, элементы 4 и 5 совпадения, триггер 6, входную и выходную шины 10 и 12 и шину 11 кода управления коэффициентом деления. Выходной сигнал устройства при четных и нечетных коэффициентах деления имеет скважность, равную двум. 1 ил.

СОЮЗ,СОВЕТСКИХ

СОЦИАЛИСТИ4ЕСКИХ

РЕСПУБЛИК

„„SU„„15 7057 А2 (51) 5 Н 03 К 23/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР (61) 1307587 (21) 4424492/24-21 (22) 12,05.88 (46) 28.02.90. Бюл. V 8 (72) Ю.В.Смирнов (53) 621.374 (088.8) (56) Авторское свидетельство СССР

N 1307587, кл, Н 03 К 23/бб, 25.12,85 ° (54) ДЕЛИТЕЛЬ ЧАСТОТЫ С ПЕРЕМЕННЫМ

КОЭФФИЦИЕНТОМ ДЕЛЕНИЯ (57) Изобретение относится к импульсной технике и может использоваться в устройствах автоматики и вычислительной техники, в синтезаторах частот, Кель изобретения - уменьше2 ние побочных составляющих в спектре выходного сигнала - достигается введением элемента 9 совпадения и триггера 8 с организацией новых функциональных связей и выполнением увеличенным на один разряд сдвигового регистра 7, Устройство также содержит счетчик 1 импульсов, дешифратор 2, формирователь 3 импульсов, элементы 4 и 5 совпадения, триггер

6, входную и выходную шины 10 и 12 и шину 11 кода управления коэффициентом деления. Выходной сигнал устройства при четных и нечетных коэффициентах деления имеет скважность, равную двум. 1 ил.

15"7057

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в синтезаторах частот.

Цель изобретения - уменьшение побочных составляющих в спектре выходного сигнала.

На чертеже изображена электричесКая структурная схема делителя частоты с переменным коэффициентом делеия.

Делитель частоты с переменным коэффициентом деления содержит и1

Ф аэрядный счетчик 1 импульсов, выхо)ды которого поразрядно соединены с йервой группой входов дешифратора 2, выход которого через формирователь 3 импульсов соединен с первыми входами первого 4 и второго 5 элементов совпадения (типа И) и со счетным входом

Aepeoro триггера 6, прямой выход кото ого соединен со вторым входом первого элемента 4 совпадения, выход кото- 25 рого соединен со входом сброса иразрядного счетчика 1 импульсов, со

1 ходом "Сдвиг влево", (и+1) -разрядного сдвигового регистра 7 и со входом сЬроса второго триггера 8, вход запуска которого соединен со входом

"Сдвиг вправо" (и+1)-разрядного сдвигового регистра 7 и с выходом второго флемента 5 совпадения, второй вход второго соединен с инверсным выходом первого триггера 6, третий вход выходом третъего элемента 9.совпадения (типа И-НЕ), первый вход кото()ого соединен с входной шиной 10 и со счетным входом и-разрядного счет- 40 чика 1 импульсов, второй вход - с

Выходом младшего разряда (и+1)-разрядного сдвигового регистра 7, выходы

Старших разрядов которого соединены поразрядно со второй группой входов дешифратора 2, информационные входы

11 младших разрядов и вход записис шиной 11 кода управления коэффициентом деления, выходная шина 12 соединена с выходом второго триггера 8.

Делитель частоты с переменным коэффициентом деления работает следующим образом.

Максимальное значение коэффициен ta К деления делителя определяет55 ю с ся емкостью счетчика 1..

В и младших разрядов регистра 7 по шине 11 записывается код эаданного коэффициента К деления. При этом на вторую группу входов дешифратора

2 поступает код числа К, сдвинутый на один разряд в сторону младших разрядов, т.е. код числа 0,5К при четных

К или код числа 0,5(K-1) при нечетных К, При сдвиге содержимого регистра 7 на один разряд вправо на вторую группу входов дешифратора 2 поступает код полного коэффициента К деления.

На выходе дешифратора 2 формируются сигналы высокого уровня в моменты совпадения кодов, поступающих на его первую и вторую группы входов. формирователь 3 расширяет импульсы, поступающие с выхода дешифратора 2, на величину, достаточную для надежного управления раЬотой регистра 7 и сброса счетчика 1.

Элемент 4 обеспечивает задержку в прохождении импульсов с выхода формирователя 3 на вход запуска триггера 8 на величину, равную длительности импульсов на шине 10, при делении на нечетные коэффициенты.

Триггер 6 и элементы 4 и 5 образуют электронный коммутатор, распределяющий импульсы с выхода формирователя 3 на соответствующие входы триггера 8, регистра 7 и счетчика 1.

В исходном состоянии, которое устанавливается перед каждым циклом работы делителя, счетчик 1 и триггеры 6 и

8 установлены в нулевые состояния (цепи установки на схеме не показаны).

Сигнал низкого уровня с прямого вь1хода триггера 6 поступает на второй вход элемента 4, удерживая его в закрытом состоянии. Сигнал высокого уровня с инверсного выхода триггера 6 поступает на второй вход элемента 5, разрешая прохождение через него выходного сигнала формирователя 3.

Перед началом работы делителя в регистр 7 записывается код заданного коэффициента К деления. Если число К является четным, то в младшем разряде регистра 7 записан нуль. На выходе элемента 9 при этом постоянно присутствует-сигнал высокого уровня, который не препятствует прохождению через элемент 5 сигналов с выхода формирователя 3 на вход запуска триггера 8. Если число К является нечетным, то в младшем разряде регистра 7 записана "1". Высокий уровень на вы15470 ходе эл мента 9, разрешающий прохождение сигналов с выхода формирователя

3 через элемент 5, появляется в этом случае только .в паузах между входными импульсами на шине 10.

При делении на четные коэффициенты делитель работает следующим образом.

С приходом 0,5К-го входного импульса на выходе дешифратора 2 появляется сигнал высокого уровня, который через формирователь 3 и элемент 5 поступает на вход запуска триггера

8 и на вход "Сдвиг вправо" регистра

7. Триггер 8 при этом переходит в единичное состояние, в результате чего на шине 12 начинает формироваться вы.ходной импульс, а содержимое регистра

7 сдвигается на один разряд вправо.

При этом уровень на выходе дешифра- 20 тора 2 изменяется на низкий. Через некоторое время, определяемое параметрами формирователя 3, уровень на его выходе также становится низким.

В момент окончания выходного импуль- 25 са формирователя 3 триггер 6 переходит в единичное состояние. При этом элемент 4 открывается, а элемент 5 закрывается.

С приходом К-го входного импульса g0 на выходе.дешифратора 2 вновь появляется сигнал высокого уровня, котбрый через формирователь 3 и элемент 4 поступает на вход cbpoca триггера 8, на вход сброса счетчика 1 и на вход

"Сдвиг влево"., регистра 7. Триггер

8 при этом переходит в нулевое состояние, в результате чего заканчивается формирование импульса на шине 12.

Триггеры счетчика 1 также переходят в нулевые состояния, а содержимое регистра 7 сдвигается на один разряд влево. Уровень на выходе дешифратора

2 становится низким. Через некоторое время становится низким и уровень на 4 выходе формирователя 3, в результате чего триггер 6 переходит в нулевое состояние, закрывая элемент 4 и открывая элемент 5.

В дальнейшем циклы работы делителя повторяются.

При делении на нечетные коэффициенты делитель работает следующим образом.

С приходом 0,5(K-1)-ro входного импульса на выходе дешифратора 2 появляется сигнал высокого уровня, который через формирователь 3 поступает на первый .вход элемента 5.

57

В момент окончания 0,5(K-1)-го входного импульса на выходе элемента 9 появляется сигнал высокого уровня, в результате чего на выходе элемента 5 также появляется сигнал высокого уровня. При этом триггер 8 переходит в единичное состояние, в ре- . зультате чего осуществляется сдвиг. содержимого регистра 7 на один разряд вправо, а уровень на выходе дешифратора 2 становится низким. В момент окончания выходного импульса формирователя 3 триггер 6 переходит в единичное состояние, открывая элемент 4 и закрывая элемент 5.

С приходом K-ro входного импульса срабатывает дешифратор 2 и на выходе формирователя 3 появляется сигнал высокого уровня, в результате чего триггер 8 переключается в нулевое состояние, счетчик 1 устанавливается в состояние нуля и осуществляется сдвиг содержимого регистра 7 на один разряд влево. В момент окончания выходного импульса формирователя 3 триггер 6 переходит в нулевое состояние, закрывая элемент 4 и открывая элемент 5.

В дальнейшем циклы работы делителя повторяются.

Таким образом, на выходе триггера

8 формируются симметричные выходные импульсы даже при нечетном коэффициенте деления (при условии, что скважность входных импульсов на шине

10 равна двум), а на выходах дешифратора 2 и формирователя 3 - импульсы удвоенной частоты (no отношению к импульсам на шине 12}.

Формула изобретения

Делитель частоты с переменным ко» эффициентом деления по авт.св, Н 1307587, отличающийся тем, что, с целью уменьшения побочных составляющих в спектре выходного сигнала, в него введены третий элемент совпадения и триггер, вход сброса которого соединен с выходом первого элемента совпадения, вход запуска - с выходом второго элемента совпадения, третий вход которого соединен с выходом третьего элемента совпадения, первый и второй входы которого соединены соответственно с входной шиной и с выходом младшего разряда сдвигового регистра, который выполнен увеличенным на один разряд.