Регистр сдвига

 

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига. Цель изобретения - снижение потребляемой мощности и упрощение регистра. Поставленная цель достигается тем, что в каждой ячейке 1 памяти регистра содержится накопительный конденсатор 5, а в формирователе 6 тактовых импульсов - элемент ИЛИ-НЕ 7 с соответствующими связями. Элемент ИЛИ-НЕ 7 обеспечивает формирование тактового сигнала на нечетные ячейки 1 памяти регистра без использования триггера и элементов задержки. Возможность возникновения сбоя при этом исключается конденсаторами 5, которые не допускают переключения ячейки 1 памяти регистра, пока тактовый сигнал не достигнет определенного уровня. 1 ил.

СОЮЗ СО8ЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51)5 С 11 С 19 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ (54) РЕГИСТР СДВИГА!

Г

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4412846/24-24 (22) 19.04.88 (46) 30.01.90. Бюл. Р 4 (75) Е.А.Оленев (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

1) 1152039, кл. G 11 С 19/00, 1983.

Авторское свидетельство СССР

М 855732, кл. G 11 С 19/00, 1979. (57) Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига. Цель изобретения — снижение пот2 ребляемой мощности и упрощение регистра. Поставленная цель достигается тем, что в каждой ячейке 1 памяти регистра содержится накопительный конденсатор

5, а в формирователе 6 тактовых импульсов — элемент ИЛИ-НЕ 7 с соответствующими связями. Элемент ИЛИ-НЕ 7 обеспечивает формирование тактового сигнала на нечетные ячейки 1 памяти регистра без использования триггера и элементов задержки. Воэможность возникновения сбоя при этом исключается конденсаторами 5, которые не допускают переключения ячейки 1 памяти регистра, пока тактовый сигнал не достигнет определенного уровня. 1 ил .

1539841

Изобретение относится к вычислительной технике и может быть использовано при построении регистров сдвига.

Цель изобретения — снижение потребляемой мощности и упрощение регистра сдвига.

На чертеже изображена функциональ. ная схема регистра сдвига.

Регистр сдвига содержит ячейки 1 памяти, каждая из которых состоит из элемента И 2, элемента ИЛИ на диодах

3, 4 и накопительного конденсатора

l5, формирователь 6 тактовых импульсов,15 состоящий из элемента ИЛИ-НЕ 7, инвер тора 8 и элемента И 9. Вход ячейки 1 ! ,памяти имеют входы 10 и выходы 11

,формирователь 6 тактовых импульсов имеет вход 12 сброса, тактовый вход 20 ,13 и выходы 14 и 15.

В ячейке 1 памяти элемент ИЛИ мажет быть выполнен на диодах 3 и 4, причем аноды диодов 3 и 4 являются ,входами элемента ИЛИ, а объединенные 25 катоды — выходом элемента ИЛИ. Такое выполнение элемента ИЛИ позволяет

1 уменьшить емкость конденсатора 5 при практической реализации устройства, однако в случае применения микросхемы,30 например, серии К155, у которой отсутствие потенциала на входе эквивалентно наличию на нем "1", необходимо включение резистора 16 между входом элемента И и шиной нулевого потенциала.. Если в ячейке 1 памяти

:использовать обычнЪп1 логический элемент ИПИ, то надобность в резисторе

16 отпадает, но в этом случае емкость конденсатора 5 возрастает, так как 40 при наличии "0" на выходе элемента

ИЛИ конденсатор 5 разряжается через выход этого элемента -значительно быстрее. Одновременно увеличивается ток, потребляемый ячейкой 1 памяти.

Регистр сдвига работает следующим образом.

В исходном состоянии на выходах всех ячеек 1 — "0", на входах 12 и

13, выходах элементов 8, 9 и на выхо- 0 де 15 — "0", на выходе элемента ИЛИНЕ 7 и выходе 14 -, "1".

При подаче "1" на вход 10 первой ячейки 1 памяти конденсатор 5 начинает заряжаться. Как только напряжение на нем достигнет уровня "1", на выхо» де элемен. а И 2 формируется высокий уровень напряжения, которое поступает на выход 11 этой ячейки 1, на вход

10 второй ячейки 1 и через диод 3 на вход элемент И 2 первой ячейки 1.

При этом конденсатор 5 первой ячейки

1 разряжается, а конденсатор 5 второй ячейки 1 заряжается. Так как на объединенных входах элементов И 2 четных ячеек 1 памяти — "0", то вторая ячейка 1 не возбуждается.

При подаче на тактовый вход 13 высокого уровня напряжения на выходе элемента ИЛИ-НЕ 7 и на выходе 14 формируется "0", нечетные ячейки 1 памяти обнуляются, на выходе инвертора 8 и на выходе элемента И 9 появляется

"1", которая поступает на третий вход элемента .ИЛИ-НЕ 7 и на вторые входы элементов И 2 четных ячеек 1 памяти.

Так как на первом входе элемента И 2 второй ячейки 1 уровень "1" поддерживается за счет энергии заряженного конденсатора 5 этой ячейки 1, то на ее выходе формируется высокий уровень напряжения, которое через диод 3 поступает на первый вход элемента И 2 этой ячейки и на анод диода 4 последующей (третьей) ячейки 1. Вторая ячейка 1 блокируется, конденсатор 5 этой ячейки 1 разряжается, а конденсатор

5 последующей ячейки 1 заряжается.

При снятии сигнала с тактового входа 13 на выходе элемента И 9 и на объединенных входах элементов И 2 четных ячеек 1 фориируется "0", вторая ячейка 1 обнуляется. Затем на выходе элемента ИЛИ-НЕ 7 и на вторых входах элементов И 2 нечетных ячеек

|памяти формируется "1". Третья ячейка 1 памяти возбуждается согласно описанному выше. Если на вход 12 сброса подать "1", а на входе 13 при этом оставить сигнал "0", то произойдет обнуление всех ячеек 1 регистра сдвига °

Отметим, что если необходимо производить запись числа в регистр сдвига параллельным кодом, то это можно осуществить через третьи входы (не показаны) элементов ИЛИ ячеек 1.

Формула изобретения

Регистр сдвига, содержащий формирователь тактовых импульсов, состоящий из элемента И и инвертора, выход которого соединен с первым входом элемента И, ячейки памяти, каждая из которых состоит из элемента И и эле5 1539841

6 мента ИЛИ, выход которого соединен с шийся тем, что, с целью снижения первым входом элемента И ячейки, вы- потребляемой мощности и упрощения реход которого соединен с первым входом гистра, в каждую ячейку памяти введен элемента ИЛИ, второй вход элемента накопительный конденсатор, выводы ко5

ИЛИ каждои ячеики памяти, кроме пер- торого соединены с первым входом и вывой, соединен с выходом элемента И ходом элемента ИЛИ ячейки соответстпредыцущей ячейки памяти, а второй венно, а в формирователь тактовых имвход элемента ИЛИ первой ячейки памя- пульсов введен элемент ИЛИ-НЕ, вью<од ти регистра является информационным 10 которого соединен с входом инвертора входом регистра, выходы элементов И формирователя и вторыми входами элеячеек памяти регистра являются выхода- ментов И нечетных ячеек памяти, первый ми регистра, вторые входы элементов вход элемента ИЛИ-НЕ является входом

И четных ячеек памяти регистра соеди- сброса регистра, второй вход соединен иены с выходом элемента И формирова- 15 с вторым входом элемента И формирователя тактовых импульсов, вторые входы теля и является тактовым входом региэлементов И нечетных ячеек памяти ре- стра, а третий вход соединен-с выходом гистра объединены, о т л и ч а ю— элемента И формирователя.

Составитель С.Королев

Редактор И.Рыбченко Техред А.Кравчук Корректор М.Кучерявая

Заказ 223 Тираж 471 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r.Óæãoðoä, ул. Гагарина,101