Устройство для сопряжения эвм с каналами связи

 

Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных комплексах и вычислительных системах для сопряжения с датчиками и приемниками информации по каналам последовательного кода в режиме асинхронного обмена без квитирования. Целью изобретения является повышение производительности и сокращение аппаратурных затрат устройства. Цель достигается тем, что в устройство, содержащее коммутатор входных каналов, блок преобразования последовательного кода в параллельный, генератор синхроимпульсов, приемопередатчик, блок выходных усилителей, введены блок памяти микрокоманд, арифметико-логический блок, дешифратор микрокоманд, регистр режима и блок квитирования обмена. Устройство работает в две фазы: параллельно-последовательное преобразование с одновременной выдачей в каждом канале последовательного кода

обработка информации и обмен с системным ЗУ в режиме ПДП в паузе между выдаваемыми словами последовательного кода. Прием входного последовательного кода осуществляется автономным последовательно-параллельным преобразователем с информационным буфером. По флагу готовности во второй фазе выполняется перепись принятой входной информации в РАЛУ с последующей переписью в системное ЗУ. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

09) (IB

А1

yg 4 G О6 F 13!00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

IlQ ИЗОБРЕТЕНИЯМ И OTHPbITHRM

ПРИ ГКНТ СССР

1 (21) .4318599/24-24 (22) 16.10.87 (46) 30.12 ° 89. 6юп. N 48 (72) А. Г. Коганов, Е.3. Глушкин, Г.С. Рубин и IO.Т. Криворучко (53) 681.325(088.8) (56) Авторское свидетельство СССР и 1264196, кл. G 06 F 13(14, 1985.

Устройство цифрового обмена . Руководство по эксплуатации Я85081.

НИИЭИР, 1980, рис ° 1. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЭВИ

С КАНАЛАИИ СВЯЗИ (57) Изобретение относится к вычислительной технике и может быть использовано в информационно-измерительных комплексах и вычислительных системах для сопряжения с датчиками и приемниками информации по каналам последовательного кода в режиме асин-. хронного обмена без квитирования. Цел be и зобр ет ения- я вля ется и овышени е производительности и сокращение anna" ратурных затрат устройства. Цель до1

Изобретение относится к вычислительной технике и может быть использовано в информа ционно-измерительных комплексах и вычислительных системах для сопряжения с приемниками и датчиками информации по выходным и вход.ным каналам последовательного кода в режиме асинхронной выдачи информации.

Целью изобретения является повышение производительности устройства и сокращение аппаратурных затрат.

На чертеже представлена блок-схема предлагаемого устройства.

2 стигается тем, что в устройство, содержащее коммутатор входных каналов, блок преобразования последовательного кода в параллельный, генератор синхроимпульсов, приемопередатчик, блок выходных усилителей, введены блок памяти микрокоманд, арифметикологический блок, дешифратор микрокоманд, регистр режима и блок квитирования обмена . Устройство работает в две фазы: параллельно-последовательное преобразование с одновременной выдачей в каждом канале последовательного кода, обработка информации и обмен с системным ЗУ в режиме ПДП в паузе между выдаваемыми словами последовательного кода. Прием входного последовательного кода осуществляется автономным последовательно-па. раллельным преобразователем с информационным буфером. По флагу готовности во второй фазе выполняется перепись принятой входной информации в РАЛУ с последующей переписью в системное ЗУ. 1 з.п. ф-лы, 1 ил.

Устройство содержит коммутатор 1 входных каналов, блок 2 преобразования последовательного кода в параллельный, шину 3 информационной магистрали устройства, приемопередатчик

4, блок 5 обмена, генератор 6 синхроимпульсов, блок 7. выходных уси" лителей (формирователей), блок 8 памяти микрокоманд, арифметико-логический блок 9, регистр 10 режима, дешифратор 11 микрокоманд, Из элемента И 12, элемента ИЛИ 13, триггеров 14 и 15, разделительных

1532937 элементов (развязки) 16 и 17 и элегмента 18 задержки состоит блок 27 квитирования обмена.

В кач ест ве блока 2 преобра зова ния последовательного кода в параллельный может быть использована БИС типа

588ВГ6, блока 8 памяти микрокомандБИС типа 588В42, арифметико-логичес: кого блока 9 - БИС типа 588ВС2, бло" 10 ка 5 обмена - БИС 588ВГ1.

На чертеже показаны также линии

19-24 внутренних связей блоков, шина ; 25 и линии 26 связи устройства с ЭВИ.

Устройство работает следующим об" разом.

Работа устройства осуществляется под управлением микрокоманд, извлека емых из блока 8, который устанавливает текущую микрокоманду на шину 19 и сигнал сопровождения микрокоманды на линии 20 сопровождения. Микрокоiманда поступает на входы микрокоманд блока 9 и блока 5, регистра 10 ре жима. Специально выделенные разряды микрокоманды поступают на вход дешифратора l l, на вход разрешения которого поступает сигнал сопровождения микрокоманды. Прием микрокоман ды в блок 9 осуществляется по сигна лу, поступающему с выхода дешифратора 11. Прием микрокоманды в блок 5 и

; . регистр 10 режима происходит по сиг) э на.лу поступающему с другого выхода, дешифратора 11, Сигналы квитирования приема микрокоманд с выходов блоков

9 и 5 через элемент И."Ч 13 поступают на вход квитирования блока 8, обеспечивая этим переход к следующей ми". крокоманде блока 8.

Условные ветвления исполняемой микропрограммы происходят по результату анализа признаков, поступающих на адресный вход блока 8. Такими признаками являются сигналы, формируемые блоком 9 в результате исполнения микрокоманды и выдаваемые через выход призна-. ков и флаг готовности данных блока 2.

В устройстве анализируются после50 довательно два процесса: обмен по информационной шине и выдача в последовательном коде информации, загруженной в регистры блока 9. Независимо от этих процессов в бпоке 2 обеспечивается прием входного после- «5 довательного кода по выбранному каналу и временное хранение принятой информации. Режим работы устройства определяется состоянием регистра 10 загружаемого по шине 19 из блока 8.

Налич и е в ли нии 21 ра зреша ющего сигнала с выхода регистра 10 обеспечивает выдачу информации из блока 2 на шину 3 и прием информации в блок

9, который воспринимает этот сигнал квитирования, поступающий через разделительный элемент 16 на линию 22.

Наличие в линии 23 разрешающего сигнала с регистра 10 обеспечивает синхронную с синхроимпульсами генера" тора 6 выдачу из блока 9 через шину

3 информации на входы данных формирователей блока 7; при этом квитирование обмена блока 9 производится через линию 24 и разделительный элемент 17.

В отсутствие разрешающих сигналов на выходах регистра 10 обеспечивается обмен информацией между блоком 9 и системной шиной через внутреннюю шину 3 и двунаправленный двупортовый приемопередатчик 4. При этом сигналы обмена по системной шине 25 формируются блоком 5 на линиях управления системной шины, а сигналы квитирования обмена по шине 3 блок 5 выдает в линии 22 и 24.

Работа устройства может быть разделена на циклы и подциклы. В цикле обеспечивается однократная выдача заданного количества информационных слов, а в подцикле - одного слова по каждому выходному каналу одновременно.

В каждом цикле работа устройства начинается с загрузки в регистры блока 9 адресов командной и информационной зон, Формируемых и передаваемых .вычислительной системой. Принятая информация используется в дальнейшем как базовая для Формирования адресов обращений, вычисляемых в бло" ке 9.

В начале каждого подцикла выполняется проверка входного буфера блока 2, для чего блок 8 по флагу готов" ности блока 2, формирующемся в случае наличия информации во входном буфере, производит установку регистра 10 ре" жима и запись данных из блока 2 через шину 3 -в блок 9. Прием данных в блок 9 осуществляется по сигналу квитирования, поступающему по линии 21 с выхода регистра 1О режима через разделительный элемент 16. Затем производится выдача принятой информации на системную шину 25.

5 1532937 6

Для этого блок 5 уста на вли ва ет на линиях 26 управления системной шиной сигналы, соответствующие режиму прямого доступа и выводу информации и з устройст ва в системное ЗУ. Адрес записи, сформированный в блоке 9, поступает из порта данных блока 9 на шину 3 и через приемопередатчики

4 в системную шину 25 адрес-данные.

По сигналу квитирования обмена блока 5, блок 9 через шину 3 и приемопередатчик 4 передает в системную шину 25 информацию, считанную из блока 2. По окончании записи в системное ЗУ в блоке 9 исполнительный адрес модифицируется, подготавливаясь для обеспечения следующего ввода данных из буфера блока 2 в ЗУ системы.

Ввод данных в системное ЗУ повторяется до снятия флага готовности, т.е. запись в системное ЗУ всех слов последовательного кода, принятых в течение времени подцикла. При записи слова состояния приема адрес, сформированный в блоке 9, передается в системную шину 25 аналогично описанному, а в качестве данных из блока 9 в системное ЗУ передается последний адрес обращения, что обеспечивает синхронизацию ввода данных с вычислительным процессом.

Затем производится считывание из системного ЗУ командного слова приема. В случае изменения командного слова производится начальная установка: формирование начального адреса зоны приема в регистре блока 9. При считывании командного слова блок 8 .а налоги чно спи са нному уста на вли ва ет через блок 5 режим прямого доступа, а адрес командного слова приема, сформированный в блоке 9, поступает на системную шину 25. Затем Формируется сигнал ввода данных из ЗУ на линиях 26 управления системной шины и по сигналу квитирования обмена блока 5 производится ввод информации в регистр блока 9 с шины 3. Затем про" изводится считывание из выходной зоны системного ЗУ и запись в регистры блока 9 следующего слова, подлежащего выдаче, для каждого выходного ка нала .

Загрузка . информа ции в регистры блока

9, выделенные для выдачи последовательного кода по каждому выходному каналу, производится аналогично описанному, т.е, блок 8 через блок 5 устанавливает режим прямого досту5

t5

55 па и сигналы управления обменом на шине, адреса обращения к системному

ЗУ, сформированные в блоке 9. Да нные из ЗУ по системной шине 25 че" рез приемопередатчики 4 и шину 3 поступают в блок 9 и по сигналам кви" тирования обмена блока 5 и блока 9 заносятся в соответствующие регистры блока 9.

На этой операции заканчивается фаза обмена по системной шине и начинается фаза выдачи последовательного кода, для чего на регистре 10 режима формируется разрешающий сигнал в линию 23.

В фазе выдачи слова последовательного кода из блока 9 путем последовательного одноразрядного сдвига содержимого регистра, загруженных в предыдущей фазе обмена на внутреннюю шину 3, выдается параллельно информация, представляющая в каждом разряде первый выдаваемый бит для соответствующего выходного канала. При этом Формирователи блока 7 обеспечивают выдачу соответствующих импульсов кода в выходные линии. В это время блок 9 под управлением микропрограммы подготавливает группы следующего информационного бита и бита четности для всех каналов, проверяет число выданных разрядов последовательного кода . Последней в этой фазе должна выполняться команда выдачи группы битов четности для всех каналов.

Сигнал разрешения выдачи последовательного кода в линии 23, поступающий с выхода регистра 10 режима, привязывается триггером 14 к синхроимпульсу генератора 6 и с выхода элемента И 12 формируется сигнал на входы синхронизации формирователей блока 7. При этом информация на шине 3 не меняется, так как отсутствует сигнал квитирования обмена по шине 3. В это время с выходов Формирователей блока 7 в линию поступают первые разряды последовательного кода по каждому каналу. Одновременно в блоке 9 аналогично описанному процессу, подготавливается информация о следующем бите выдаваемого для каждого канала кода и корректируются оче" редные биты четности.

По окончании тактового импульса снимается сигнал с управляющих входов Формирователей блока 7 и взводит- ся триггер 15, сигнал с выхода кото1532937 хроимпульса, что обеспечивает сохранность информации на входах формирова. теля блока 7 до конца заднего Фронта 30 выходного импульса °

В конце подцикла выполняется модификация адресов обращений и Формирование и .запись в системное ЗУ слова состояния. Для этого содержимое регистра блока 9, в ко ором хранится системный адрес выходной зоны, увеличивается и обеспечивается запись его содержимого по системному адре" су слова, состояния выдачи в 3У системы.

По результату проверки числа вы35

40 данных слов. выполняется переход либо к следующему подциклу, либо к началу очередного цикла. В следующем под- 45 цикле обращения к системному 3У про" изводятся по модифицированным вдре" сам как при вводе, так и при выводе информации. Работа устройства в следующем подцикле полностью повторяется и соответствует описанной.

Формула и зобретения

1. Устройство для сопряжения ЭВИ о каналами связи, содержащее коммутатор входных каналов, группа информа" ционных входов которого является групрого через разделительный элемент 17 квитирует блок 9 и обеспечивает выход на шину 3 подготовленной информа. ции с выходов блока 9 ° Хотя подготов- > ка информации для очередного бита заканчивается ранее окончания такто, вого импульса, процесс приостанавли,ва ется, и нформа ция на шине 3 не меня ется до получения сигнала квитиро- 10 вания.

При выдаче последнего бита выход ного кода на шину 3 поступает содер жимое регистра битов четности блока после выдачи которых блок 8 по признакам состояния блока 9формирует

,очередную микрокоманду, при необхо,димости обеспечивая ветвление микро" программы, и снимает в линии 23 сигнал разрешения выдачи последовательного кода, выдаваемый регистром 10.

Элемент 18 задержки, включенный между выходом генератора 6 и синхро" входами триггеров 14 и 15, обеспечивает формирование сигнала квитирования обмена при выдаче последовательного кода с задержкой по снятию синпой входов устройства для подключения к информационным выходам каналов связи, а выход соединен с информационным входом последовательного кода блока преобразования последовательного кода в па раллел ьный, выходом под ключ енного к входу-выходу при емопереда тчи1 ка, блок выходных усилителей, группа выходов которого является группой выходов устройства для подключения к информационным входам каналов связи, блок обмена, группа входов-выходов которого и второй вход-выход приемопередатчика образуют группу входов" выходов устройства для под- ключения к информационно-управляющей шине 3ВМ, и генератор синхроимпульсов, отличающеесятем, что, с целью повышения производительности и сокращения аппаратурных затрат устройства, в него введены .блок памяти микрокоманд, арифметико-логический блок, дешифратор микрокоманд, регистр режима и блок квитирования обмена, причем выход генератора синхроимпульсов подключен к тактовому входу блока квитирования обмена, первый и второй выходы кото" рого соединены соответственно со стробирующим входом блока памяти микрокоманд и синхронизирующим входом блока выходных усилителей, информационным входом подключенного к первому входу-выходу приемопередатчика и информационному входу-выходу ариф" метико-логического блока, синхронизирующие входы-выходы приема и выдачи которого соединены соответственно с синхронизирующими входами-выходами приема и выдачи блока обмена и третьим и четвертым выходами блока квитирования обмена, первый и второй входы режима которого подключе" ны соответственно к первому и второ" му выходам регистра режима, а первый и второй синхронизирующие вхо" ды - соответственно к стробирующим выходам арифметико"логического блока и блока обмена, синхронизирую1цие входы которых соединены соответственно с первым и вторым выходами дешифратора микрокоманд, разрешающим входом подключенного к выходу признака готовности блока памяти микрокоманд, информационный выход которого соединен с входами микрокоманд арифметико-логического блока и блока обмена и с информационными входами ре1532937

Составитель В. Вертлиб

Техред М.Ходанич Корректор О.Кравцова

Редактор И. Бандура

3а ка 3 81 01/54 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина,101 гистра режима и дешифратора микрокоманд, вторым выходом подключенного к синхровходу регистра режима, первый выход которого соединен с входом раз5 решения блока преобразования последовательного кода в параллельный, выход готовности которого и выход признаков арифметико-логического блока подключены к адресному входу блока памяти микрокоманд.

2. Устройство по и. 1, о т л и ч аю щ е е с я тем, что блок квитирования обмена содержит два триггера, элемент И, элемент ИЛИ, элемент задержки и два элемента развязки, причем синхровходы первого и второго триггеров соединены через элемент за" держки с тактовым входом блока и первым входом элемента И, выход и второй вход которого подключены соответственно к второму выходу блока, выходу первого триггера и информационному входу второго триггера, установочным входом соединенный через первый элемент развязки с первым входом режима, а выход - через второй элемент развязки с третьим выходом блока, выход первого элемента развя з ки, выход и первый и второй входы элемента ИЛИ и информационный вход первого триггера являются соответственно четвертым и первым выходами, первым и вторым синхронизирующими входами и вторым входом режима блока.