Устройство для регистрации неисправностей

 

Изобретение относится к вычислительной технике и может быть использовано при контроле микросхем. Цель изобретения - сокращение количества оборудования и повышение информативности о регистрируемой информации. Устройство содержит блоки потенциального согласования 7.1-7.N, триггер 15, элементы ИЛИ 2,8, И 5, регистр сдвига 10, счетчик 9, распределитель импульсов 11, блоки памяти 12.1-12.N, блок индикации 13. Устройство записывает контролируемую информацию и выводит на экран. 1 ил.

сОюз сОВетсних

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (19) ()!) (51)4 С об Г 11/00

У," у 046 с с; s. сс . . »,, I l с.сСс С .с; (! Бс .:;. : ; ЕГ А

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТЮННЫЙ КОМИТЕТ по изОБи.:тениям и ОткРытиям п и гкнт Оса

К ABTGPCHOMY СВИДЕТЕЛЬСТВУ

1 (21) 4368605/24-24 (22) 21;01.88 (46) 30,12.89. Бюл. " 48 (75) И.И.Казлаускас и Ч.A.Hîðêóñ (53) 681.3(088.8) (56) Авторское свидетельство СССР

l1 1206787, кл. G 06 F 11/00, 1985.

Авторское свидетельство СССР

И 1300474, кл. С 06 К 11/00, 1986. (54) УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ НЕИСПРАВНОСТЕЙ (57) Изобретение относится к вычис.2 лительной технике и может быть использовано при контроле микросхем.

Цель изобретения - сокращение количества оборудования и повышение информативности о регистрирующей информации. Устройство содержит блоки потенциального согласования 7. 1-7.п, триггер 15, элементы ИЛИ 2, 8, И 5, регистра сдвига 10, счетчик 9, распределитель импульсов ll, блоки памяти 12.1-12.п, блок индикации 13.

Устройство записывает контролируемую информацию и выводит на экран. 1 ил.

1532933

Изобретение относится к вычислительной технике и может быть использовано для диагностики неисправностей больших интегральных схем и микропроцессорных систем.

Цель изобретения — сокращение количества оборудования и повышение информативности регистрируемой инфор;мации. 10

На чертеже представлена функциональная схема устройства.

Устройство содержит формирователь импульса 1 запуска, элемент ИЛИ 2, .тактовый генератор 3, генератор 4 15 одиночных импульсов, элемент И 5, ин, формационные входы 6, блок 7 потен. циального согласования, элемент ИЛИ 8, счетчик 9 адреса, регистр 10 сдвига,,распределитель 11 импульсов, блок 12

,памяти, блок 13 индикации, вход 14 синхронизации и триггер 15 управле,ния.

Блоки 7 предназначены для преобра,зования определенного уровня аналого- 25

,вых сигналов в уровни логических сиг налов применяемых цифровых микросхем.

Тактовый генератор 3 состоит из

,двух генераторов частоты: высокой и низкой. Максимальная частота высоко- 30 частотного генератора определяется в зависимости от быстродействия микросхем блока памяти, т.е. минимальная длительность импульса строба записи

,опРеделяет частоту генератоРа. В ка- 35

,честве высокочастотного генератора, например, можно использовать генера тор кварцевый серийного производства ,типа ГК25-ll. г

Частота низкочастотного генератора 3 определяется стабильностью воспроизводимого изображения информации, т.е., чтобы не ощущалось мерцания, каждый индикаторный элемент должен включаться частотой не менее 25 Гц. 45

Устройство работает в двух режимах: режиме записи временной и амплитудной диаграммы с контролируемого объекта, режиме чтения записанной информации из памяти и воспроизведения ее на графическом индикаторе.

Запись информации в память.

B исходном состоянии счетчик 9 адреса и регистр 10 сдвига обнулены принудительно (цепи приведения в исходное состояние условно не показаны).

На входы 6 блока 7 поступает информация от контролируемого объекта. блок 7 определяет амплитуду поступившего сигнала и передает данные на информационные входы блока 12 памяти и на вход элемента ИЛИ 2. С входа 14 внешней синхронизации поступает сигнал на Формирователь 1, при помощи которого устанавливается уровень запуска; с выхода сигнал передается на вход элемента ИЛИ 2, По желанию оператора определяется сигнал вида запуска (от информационного сигнала или от внешней синхронизации) при помощи элемента ИЛИ 2, выход которого соединен с входом установки триггера 15, на выходе которого появляется уровень "1", который поступает на первый вход элемента И 5. Тактовый генератор 3 вырабатывает импульсы высокой частоты, которые поступают на вход элемента И 5. С выхода элемента

И 5 импульсы высокой частоты поступают на регистр 10 сдвига и через элемент ИЛИ 8 на счетчик 9 адреса. Выход счетчика 9 адреса подключен к адресным шинам блока 12 памяти. С выхода регистра 10 сдвига поступают синхроимпульсы записи на элеМенты блока 12 памяти. Количество разрядов блока 12 памяти зависит от количества информационных входов и от количества частей разделения входного сигнала по амплитуде. Количество элементов памяти блока 12 и разрядов сдвигающего регистра 10 зависит от количества индикаторных элементов по горизонтали блока 13 индикации. После заполнения счетика 10 адресов кончается режим записи и триггер 15 переводится в противоположное положение.

Режим чтения записанной информации и воспроизведения ее на блоке индикации.

В этом режиме на выходе триггера

15 присутствует "0", тактовый генератор 3 выдает на распределитель 11 серию низкочастотных импульсов. С выхода распределителя 11 поступают импульсы выборки элементов блока 12 памяти и на вертикальные шины блока

13 индикации, горизонтальные шины которого подключены к выходам блока

12 памяти. При воздействии импульсов по горизонтальным и вертикальным шинам на определенный индикатор модуля блока 13 создается его свечение. Ад- рес блока 12 памяти как и в режиме записи зависит от состояния счетчика 9 адреса, который управляется через элемент ИЛИ 8 от генератора одиСоставитель Р.Сиротская

Редактор Л.Пчолинская Техред N.Ходанич Корректор И. КУчеРЯваЯ

Заказ 8101/54 Тираж 668 Подписное

ВНИИПИ Государственногс :-,змитета ло изобретениям и открытиям при ГКНТ СССР

113035, . :,.сква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101

5 15 ночных импульсов И по желанию оператора.

Генератор одиночных импульсов и распределитель не синхронизированы между собой. Это связано с тем, что информация из блока памяти выводится на индикацию не вся сразу, а порциями по определенному адресу, Таким образом, нажимая на кнопки управления генератора 4 одиночных импульсов и, изменяя содержимое реверсивного счетчика адреса памяти 9, можно прочитать всю память в прямом и в обратном направлении. В это время вид на модулеэкране меняется, как страницы в книге. Это позволяет сократить количество индикаторных элементов на модуле— экране.

Низкочастотный генератор 3 и распределитель 11 в режиме записи не работают, так как в это время триггер

15 блокирует работу низкочастотного генератора и пропускает, только импульсы высокой частоты.

Формула и з о б р е т е н и я

Устройство для регистрации неисправностей, содержащее тактовый генератор, счетчик адреса, регистр сдвига, блок памяти, элемент И и два элемента ИЛИ, о т л и ч а ю щ е е с я тем, что, с целью сокращения количества оборудования, повышения информативности.о регистрируемой информации, оно содержит триггер управления, блок потенциального согласования, генератор одиночных импульсов, рас32933 6 пределитель импульсов и блок индикации, причем группа входов блока потенциального согласования является

5 группой информации входов устройства, а выходы блока пот ен циал ьного согласования соединены с информационными входами блока памяти, выходы которого соединены с информационными входами блока индикации, вход синхронизации устройства соединен с первым входом первого элемента ИЛИ, выход первого элемента ИЛИ соединен с входом установки триггера, выход которого соединен с,входом элемента И, второй вход которого соединен с первым выходом тактового генератора, выход элемента И соединен с синхровходом регистра сдвига и первым входом вто20 рого элемента ИЛИ, выход которого соединен со счетным входом счетчика

"адреса, а разрядные выходы счетчика адреса подсоединены к адресным sxoдам блока памяти, адресные входы ко25 торого соединены с выходами регистра сдвига, второй вход второго элемента

ИЛИ соединен с выходом генератора одиночных импульсов, второй выход тактового генератора соединен с синхровходом распределителя импульсов, выходы которого соединены с входами записи всех информационных разрядов блока памяти и с адресными входами блока индикации, вход признака поступления информации устройства через

35 блок потенциального согласования сое- динен с вторым входом первого элемента ИЛИ.