Устройство приоритета

 

Изобретение относится к вычислительной технике. Цель изобретения - расширение области применения устройства за счет возможности работы как в режиме относительного приоритета, так и абсолютного приоритета и циклического обслуживания запросов. Устройство содержит два регистра 1,9, группу 5 элементов И, генератор импульсов 14, элемент И 15, элемент ИЛИ 17, блок 13 памяти. Устройство может работать в разных системах приоритета, позволяет динамически переходить из одной системы в другую по ходу задания режима, произвольно изменять очередность обслуживания запросов без изменения структуры устройства. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) А1

151) 4 С 06 F 9 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ .Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

00 ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР (21) 439 1019/24-24 (22) 04.01.88 (46) 23.12.89. Бюл, № 47 (72) А.С. Боброуйский и В.Е. Рыбкин (53) 681.325(088.8) (56) Авторское свидетельство СССР № 955070, кл. G ОЬ F 9/46, 1982.

Авторское свидетельство СССР № 1226462, кл. С 06 Y 9/4Ü, 1985. (54) УСТРОЙСТВО ИРИОРИТЕТА (57) Изобретение относится к вычислительной технике. Цель изобретения— расширение области применения устрой2 ства за счет возможности работы как в режиме относительного приоритета, так и абсолютного приоритета и циклического обслуживания запросов. Устройство содержит два регистра 1,9, группу 5 элементов И, генератор 14 импульсов, элемент И 15, элемент КПИ

17, блок 13 памяти. Устройство может работать в разных системах приоритета, позволяет динамически переходить из очной системы в другую по ходу задания режима, произвольно изменять очередность обслуживания запросов без изменения ствчктуры устройств, 1 ил.

1531097

Изобретение относится к нычислительной технике, в частности к устройствам управления обменом информации устройством приоритетного обслуживания,и может быть использовано при разработке вычислительных устройств.

Целью изобретения является расширение области применения устройства за счет возможности работы как в режиме относительного, так и абсолютно го приоритетом и циклического обслужинания запросов.

На чертеже приведена структурная схема устройства приоритета.

Устройство содержит регистр 1, триггеры 2-4 регистра 1, группу элементов И 5, элементы И 6-8 группы 5, регистр 9, триггеры 10-12 регистра 9, блок 13 памяти, генератор 14 импульLон, элемент И 15, триггер 16, элемент ИЛИ 17, элемент И 18, запросные входы 19-21 устройства, вход 22 на- 25 чальной установки устройства, вход

23 конца обслуживания устройства, выходы 24-26 устройства, входы 27 и

28 режима устройства.

Устройство может работать н дисциплине обслуживания с относительными приоритетами, абсолютными приоритетами, а также в режиме циклической обработки запросов.

Рассмотрим работу устройства в ре-

35 жиме обслуживания запросов с абсолютным приоритетом.

После прихода на вход 22 устройства импульса начальной установки он попадает на регистры 1 и 9, а также че- 4О рез элемент ИЛИ 17 на триггер 16, после чего регистры 1 и 9 и триггер 16 обнуляются, и устройство готово к pq; боте.

Лопустим, что наивысший приоритет 45 имеет вход триггера 2, самый низкийвход триггера 4, При поступлении запросов по входам 19-21 они запоминаются н регистре 1, т,е. триггеры 2-4 этоГО реГистра переходят в единичное 5О состояние. Очередным тактовым импульсом от генератора 14 запросы, поступившие н регистр 1, переписываются через группу 5 элементов И в регистр

9. По этому коду, находящемуся в регистое 9, и коду, определяющему режим абсолютного приоритета на входах 2728, из блока 13 памяти выбирается ячейка, содержащая единицу в том разряде, который соответствует запро у с наиболее высоким приоритетом из данной комбинации запросов, после чего на соответствующем выходе устройства появляется потенциал высокОГО уровня ° Например, если поступил запрос по входу 20, то в блоке 13 памяти выбирается ячейка, содержащая единицу во нтором разряде, и на выходе

25 устройства поянится потенциал единичного уровня. Триггер 16 всегда находится в нулевом состоянии, так как на его информационный вход с первого управляющего выхода блока 13 памяти поступает сигнал единичного уровня, и каждый тактовый импульс с генератора

14, поступающий на синхронизирующий вход триггера 16, подтверждает его нулевое соСточние, в которое: переведен после начальной устано -,и. Таким образом, каждый импульс с Генератора 14 проходит через элемент И 15 на группу 5 элементов И, так как на третий вход элемента И 15 поступает сигнал единичного уровня с второго управляющего выхода блока 13 памяти.

Тем самым каждый тактовый импульс с генератора 14 переписывает вновь поступившие запросы из регистра 1 в регистр 9. Допу:ты,, что после начала обработки запроса, поступившего по входу 20, приходит запрос по входу 19, тогда с приходом тактового импульса с генератора 14 он переписывается в регистр 9. В блоке 13 памяти выбирается ячейка, содержащая единицу только в первом разряде, поэтому на выходу;

25 устройства устан",âëèâàåòñÿ потенциал нулевого уровня, а на выходе 24— единичного уровня. Тем самым прервется обслуживание запроса по второму каналу и начнется обслуживание по первому каналу. После прихода импульса конца обслуживания обнуляется только тот триггер регистра 9 (триггер

l0) который соответствует каналу запроса, по которому происходило и закончено обслуживание. После обнуления одного из триггерон ° 10-12 регистра 9 происходит обнуление соответствующего триггера регистра 1 (триггер

2). В блоке 13 памяти опять выбирается ячейка с единицей во втором разряде. Сигнал на выходе 24 становится нулевым, а на выходе 25 — единичньи, тем самым устройство возвращается к прерванному обслуживанию запроса.

5 1531097 6

В случае работы устройства в дисциплине относительного приоритета разница заключается только в том, что после поступления первого импульса опроса от генератора 14 триггер 16 устанавливается в единичное состояние, Дпя этого на его информационный вход, соединенный с первым управляющим выходом блока памяти, поступает нуль °

Таким образом, элемент И 15 закрыт до тех пор, пока не придет импульс конца обслуживания на вход 23 устройства, а триггер 16 не встанет в нулевое состояние. Следовательно, обслуживаниее запроса, которое в настоящий момент производится, не прервется, и если придет более приоритетный запрос, его обслуживание начнется только после конца обслуживания первого по времени запроса. Причем на время. равное длительности импульса опроса с генератора 14, блок 13 памяти через элемент И 18 переводится в область адресов, по которым на группе выходов блока памяти формируются сигналы нулевого уровня не зависимо от состояния группы адресных входов, что дает возможность избежать переходных процессов на выходах устройств а приоритета во время переписи запросов из регистра 1 в регистр 9.

В случае работы в режиме циклического обслуживания запросов любая единица на выходе регистра 9 переводит блок памяти в состояние, когда на втором управляющем выходе нуль, который закрывает элемент И 15, т.е. импульсы записи не попадают на регистр 9 до тех пор, пока все заявки, записанные в регистре 9 ранее, не будут обслужены. на группе входов памяти, не появятся нулевые сигналы, вследствие чего в блоке памяти выберется соот ветствующая, ячейка и на втором управляющем выходе блока памяти установится единичный сигнал.

После этого цикл обслуживания может повториться.

Формула и з о б р е т е н и я

Устройство приоритета, содержащее два регистра, группу элементов

И, первый элемент И, генератор импульсов, элемент ИЛИ, причем запросные входы устройства соединены с вхо5

55 дами установки в 1" первого регисз.ра, выходы элементов И группы соединены с входами установки в "1" второго регистра, выход каждого разряда второго регистра соединен с тактовым входом одноименногс разряда первого регистра, вход начальной установки и вход конца обслуживания устройства соединены с входами элемента ИЛИ, вход начальной устансвки устройства соединен с входами сброса первого и второго регистров, вход конца обслуживания устройства соединен с тактовым входом второго регистра, о т л ич а ю щ е е с я тем, что, с целью расширения с бласти применения за счет возможнос "H раблты как в режиме относительного, так и абсолютного приор:1.тета и циклического обслужив, ния запросов, устройство содержит второй элемент И, триггер и блок памяги, группа вы.одов которого является гру пой выходов устройства и соединена с первой группой информационна х вход .в втсрого регистра, вторая группа инфор-мационных входов которого соединена с потенциалом логического нуля устройства, первый и второй входы режима устройства соединены соответственно с первым и вторым адресными входами блока памяти, третий адресный вход и группа адресных вход:>в к торого соединены соответственно с выходом пер— ного элемента И и с выходами второго регистра, первая группа информаьионных входов первого регистра соединена с входом логического нуля устройсraa, вход сброса триггера соединен с „.ûõoдом элемента ИЛИ, первый и второй информационные входы триггера соединены соответственно с инверсным входом первого элемента И и с первым выходом блока памяти, второй выход которого соединен с первым входом второго элемента И, второй .и третий входы которого соединены соответственно с инверсным выходом триггера и с выходом генератора импульсов и с тактовым входом триггера, выход второго элемента

И соединен с прямым входом первого элемента И и с первыми входами элементов И группы, второй вход каждого из которых соединен с выходом одноименного разряда первого регистра и с вторым информационным входом этого разряда.