Многоразрядный управляемый делитель частоты

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в синтезаторах частот. Цель изобретения - повышение быстродействия многоразрядного управляемого делителя частоты. Она достигается за счет того, что сигналы на выходах триггеров 2 и 3 задержаны относительно перепада входной частоты только на время переключения одного триггера и счет в очередном цикле начинается после окончания импульса на инверсном выходе третьего триггера 3 по ближайшему отрицательному перепаду и за счет введения в делитель частот IK - триггера 3 и образования новых функциональных связей. Кроме того, делитель частот содержит два IK-триггера 1, 2, счетчик 4 импульсов, шины 5, 6, 7 входную, выходную, кодовую соответственно и шину логического нуля. Изобретение позволяет повысить быстродействие делителя, произвести уверенную запись кода в многоразрядном делителе при многоступенчатом дешифраторе схемы переноса счетчика импульсов. 2 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) А1 (50 4 Н 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНЯТИЯМ (в.И ГИНТ СССР

Н AST0PCH0MV СВИДЕТЕЛЬСТВУ

1 (21) 4413116/24-2) (22) 18.04.88 (46) 15.32.89. Бюл. У 46 (72) А.K. Ханыкин В.А.Шемякин и Л.А. Лукьянова (53) 621.374(088. 8) (56) Угрюмов E.À. Элементы и узлы

ЭЦВМ. М., Высшая школа, 1976, с ° 218, рис. 10.27.

Авторское свидетельство СССР

11 1218461, кл . Н 03 К 23140, 04.05.84. (54) МНОГОРАЗРЯД1ЫЙ УПРАВЛЯЕМЫЙ

ДЕЛИТЕЛЬ ЧАСТОТЫ (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в синтезаторах частот ° Цель изобретения — повышение быстродействия многоразрядного управляемого делитея частоты,Она

2 достигается за счет того, что сигналы на выходах триггеров 2 и 3 задержки относително перепада входной час- . тоты только на время переключения одного триггера и счет в очередном цикле начинается после окончания импульса на инверсном выходе третьего триггера 3 по ближайшему отрицательному перепаду и за счет ведения в делитель частоты 7 К-триггера 3 и образования новых функциональных связей. Кроме того, делитель частоты содержит два 7 К-триггера 1, 2, счетчик 4 импульсов, шины 5-7 входную, выходную, кодовую соответственно и шину логического нуля. Изобретение позволяет повысить быстродействие делителя, произвести уверенную запись кода в многоразрядном делителе при многоступенчатом дешифраторе схемы переноса счетчика импульсов. 2 ил.

1529443

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники, а также в синтезаторах . 5 частот.

Цель изобретения — повышение быстродействия многоразрядного управляемого делителя частоты.

На фиг, 1 приведена электрическая функциональная схема многоразрядного управляемого делителя частоты, на фиг. 2 — временные диаграммы, поясняющие его работу.

Жсогоразрядный управляемый делитель частоты содержит первый 1, второй 2 и третий 3 7 К-триггеры, счет чики 4 импульсов со схемой записи кода, входную шину 5, выходную шину

6, шину 7 управления, при этом счетный вход счетчика 4 соединен с входной шиной 5 и входами синхронизации первого 1, второго 2 и третьего 3 триггера, входы управления — с шиной

7 управления, выход переноса — с вы- 25 ходом 9 установки в единицу первого триггера 1, входом R установки в нуль, второго триггера 2 и входной шиной

6. Вход 7 первого триггера 1 подключен к нулевой шине, прямой и инверсыай выходы первого триггера 1 соединены соответственно с входами и К второго триггера 2, прямой выход которого соединен с входом третьего триггера 3 и входом предварительной установки счетчика 4 импульсов, инверсный выход второго триггера 2 соединен с входом К третьего триггера

3 и входом разрешения переноса счетчика 4 импульсов, вход разрешения 40 счета которого соединен с инверсным выходом третьего триггера 3, прямой выход которого соединен с входом К первого триггера 1.

Устройство работает следующим об- 45 разом.

В момент наполнения счетчика 4, подсчитывающего отрицательные перепады входной частоты, на выходе переноса этого счетчика повляется сигнал переполнения, длительность которого .равна длительности импульса входной частоты, поступающей на входную шину

5, а задержка относительно фронта входной частоты равна времени задержки одного цифрового логического элемента, так как схема переноса стробируется импульсами входной частоты

2-вход первого триггера 1 подключен к нулевой шине, поэтому после подачи питания на устройство первый 1, второй 2 и третий 3 триггеры через несколько интервалов входной опорной частоты установятся в состояние "0 (триггеры переключатся по отрицательному перепаду входной частоты) и будут находиться в этом состоянии до прихода импульса переполнения с выхода переноса счетчика 4 импульсов.

Импульс переполнения переключает первый триггер 1 в состояние "1" по приоритетному входу S установки в единицу и удерживает второй триггер

2 в состоянии 0" по приоритетному входу R установки в нуль, не давая возможности переключиться второму триггеру 2 в состояние "1 по отри" цательному перепаду входной опорной частоты, поступающей на вход синхронизации,даже при наличии на 7 -входе второго триггера 2 логической единицы. После следующего отрицательного перепада входной опорной частоты первый триггер 1 не изменит своего состояния, так как на его Х вЂ” и К-входы будут поданы уровни логического нуля с нулевой шины и прямого выхода третьего триггера 3 соответствен-. но. Второй триггер 2 переключится, в состояние "1, так как íà его входе 3 будет присутствовать уровень логической единицы,а на входе-К уровень логического нуля, поступающие соответственно с прямого и инверсного выходов первого триггера 1, причем сигнал переполнения на входе R установки в нуль к этому времени прекратится.

После следующего среза сигнала . входной частоты, поступающего с входной шины 5, третий триггер 3 переключается в состояние "1". Задержка сигналов на прямом и инверсном выходах второго 2 и третьего 3 триггеров относительно среза входной опорной частоты равна только времени их переключения. Сигнал записи с прямого выхода второго триггера 2 поступает на вход предварительной установки счетчика импульсов, при наличии уровня логической единицы на входе которого (или положительного перепада) осуществляется запись информации с шины 7 управления в счетчик 4 импульсов. Одновременно с инверсного выхода второго триггера 2 поступает сигнал на вход

5 152 разрешения переноса счетчика 4 импульсов и закрывает схему формирования сигнала переноса Закрывание схемы переноса счетчика 4 импульсов позволяет исключить появление лож40

Т„р 1 ных сигналов на ее выходе при многоступенчатой схеме переноса и времени записи информации с шин 7 управления, соизмеримом с периодом входной частоты. Через время, равное периоду входной частоты, после поступления импульса записи с триггера 2 на вход предварительной установки счетчика 4 импульсов запрещается подсчет входных импульсов, поступающих с шины 5. Так как на вход разрешения счета поступает сигнал запрета с инверсного выхода третьего триггера 3.

После переключения третьего триггера 3 в состояние "1" на К-вход первого триггера 1 поступает уровень логической единицы с прямого выхода третьего триггера 3 и по следующему отрицательному перепаду, поступающему на вход синхронизации, первый триггер 1 переключается в состояние

"0 . Через время, равное периоду входной частоты, переключается в сосостояние "0" второй триггер 2, а еще через период опорной частоты третий триггер 3 ло отрицательным перепадам входной частоты, поступающей на входы синхронизации с шины 5.

Длительность импульса записи, формируемого вторьщ триггером 2, равна трем периодам входной частоты, что обеспечивает надежную запись инфор1 мации с шины 7 управления в счетчик

4 импульсов при высокой частоте входного сигнала, поступающего на шину

5 В случае осуществления записи информации в счетчик 4 импульсов низким уровнем входного сигнала (или отриц:.тельным перепадом) на вход предварительной установки счетчика 4 импульсов следует подавать сигнал с инверсного выхода второго триггера 2.

Сигнал формируемый третьим триггером 3, задержан относительно сигнала записи, поступающего на вход предварительной установки счетчика 4 импульсов, на период входной частоты.

Таким образом, сигнал разрешения записи информации с шины 7 в счетчик

4 импульсов, формируемый вторым триггером 2, закончится раньше, чем сигнал запрета счета, поступающий на

9443 6 вход разрешения счета счетчика 4 импульсов с инверсного выхода третьего триггера 3.

Время, равное периоду входной частоты, требуется для прохождения сигнала в схеме записи кода и триггерах счетчика 4 импульсов с учетом задержки распространения сигнала.

После переключения третьего триггера в состояние "0" и появления на его инверсном выходе уровня напряжения логической единицы сигнал запрета счета снимается и счетчик 4 переходит в режим счета импульсов, поступающих с шины 5.

Далее цикл повторяется до момента наполнения счетчика 4 импульсов и появления сигнала переполнения на

20 выходе схемы переноса. Сигнал переноса счетчика является и выходным сигналом многоразрядного управляемого делителя частоты. Выходной сигнал может сниматься с выходов второго 2

25 и третьего 3 триггеров, в этом случае задержка его относительно фронта опорной частоты будет- равна только времени их переключения.

В случае использования вычитающего счетчика 4 импульсов коэффициент деления управляемого делителя частоты следования импульсов определяется выражением

K = — " — <6+N), f вык где К вЂ” коэффициент деления многоД разрядного управляемого делителя частоты;

f - значение частоты выходного, воп сигнала, f — значение частоты входного вк сигнала;

N - значение двоичного кода, 45 подаваемого на шину 7 управления.

Быстродействие предлагаемого многоразрядного делителя частоты определяется условием

50 где с — задержка переключения тригТР гера, — время между окончанием имИвдг

55 пульса запретасчета и пере- падом входной частоты,необходимое для подготовки триггера 1 к очередному переключению. 1529443 условие вытекает иэ того, что сигналы на выходах триггеров 2.3 задержаны относительно перепада входной частоты только на время переключения одного триггера, и счет в очередном цикле начинается после окончения им.пульса на инверсном выходе третьего триггера 3 по ближайшему отрицательному перепаду.

Быстродействие описанного многоразрядного управляемого делителя частоты равно быстродействию счетного триггера младшего разряда счетчика 4 импульсов .

Для надежной работы делителя частоты задержка сигнала переноса счетчика 4 импульсов относительно фронта входной частоты не должна превышать половины периода входного сигнала (при условии, что входной сигнал типа меандр).

В многоразрядном делителе при многоступенчатом дешифраторе схемы переноса счетчика импульсов и времени записи информации с шины управления, соизмеримом с периодом входной частоты, данная схема многоразрядного управляемого делитыж частоты позволяет существенно повысить быстродействие делителя, так как скорость переключения в этом случае определяется временем переключения только одного триггера.

Таким образом, в предлагаемом многоразрядном управляемом делителе введение третьего триггера и дополни— тельных связей позволяет увеличить интервал, отводимый для записи кода, и, следовательно, произвести увереннную запись, исключив появление лож5

20,жм входом счетчика импульсов и вход25

40 ных импульсов на выходе дешифратора, т.е. устранить сбои в работе делителя и увеличить быстродействие при сохранении стабильности работы.

Быстродействие предлагае11ого многоразрядного делителя частоты по сравнени с прототипом, выбранным эа базовый объект, увеличивается в 22,5 раза.

Формула изобретения

Многоразрядный управляемый делитель частоты, содержащий первьпФ 1 Ктриггер, прямой и инверсный выходы которого соединены соответственно с

З- и К-входами второго 3 К-триггера, вход синхронизации вЂ, с входом синхронизации второго 7 К-триггера, счетной шиной,S-вход — с выходной шиной и выходом переноса счетчика импульсов, информационные входы которого соединены с соответствующими разрядами шины управления, о т л и ч а ющ ий с я тем, что, с целью повьппения быстродействия, в него введен третий 7 К-триггер,,7 -вход которого соединен с входом предваритель.юй установки счетчика импульсов и прямым выходом второго,7 К-триггера, К-вход — с входом разрешения переноса счетчика импульсов и инверсным выходом второго Х К-триггера, вход синхронизации — с входной шиной, инверсный выход - с входом разрешения счета счетчика импульсов, прямой вьг ход — с К-входом первого .7 К-триггера, 3 -вход которого соединен с шиной логического нуля,-а S-вход с К-входом второго1 К-триггера.

1529443

Начав

СЧВВО

ЧЕЕНиКО

Составитель Л. Клевцова

Редактор А. Раковская Техред Л.Сердюкова Корректор О.Ципле

Заказ 7759/55 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина,101