Устройство для формирования серий импульсов

 

Изобретение может быть использовано в устройствах автоматического управления аналого-цифровым преобразованием, устройствах передачи кодированных команд и сообщений в системах телемеханики, связи и передачи данных. Целью изобретения является расширение функциональных возможностей устройства за счет увеличения числа формируемых программируемых кодовых последовательностей. В каждую ячейку блока 4 памяти предварительно заносятся кодовые последовательности в виде различных комбинаций логических нулей и единиц, которые затем в параллельном виде выдаются на информационные входы мультиплексора 15. В результате последовательного изменения состояний счетчика 7 импульсов мультиплексор 15 осуществляет последовательное подключение к одному из входов элемента И 10 выходов блока 4 памяти. Если в это время на другом входе элемента И 10 присутствует уровень логической единицы/ признак кодовой последовательности/, поступающий с выхода блока 1 памяти, то на выходе указанного элемента в последовательном виде формируется комбинация логических нулей и единиц в соответствии с заданной кодовой последовательностью. Количество и длительность информационных разрядов каждой кодовой последовательности, а также длительность пауз между ними формируется с помощью блоков 2 и 3 памяти, генератора 6 опорных импульсов, управляемого делителя 5 частоты, счетчика 7 импульсов, компаратора 11 и счетчика 8 пачек импульсов. Синхронно с разрядами кодовых последовательностей, формируемых на выходе элемента И 10, на выходе элемента И 9 формируются пачки импульсов с соответствующими параметрами. Блок 1 памяти совместно с элементами И 9 и 10 предназначен для идентификации пачек импульсов и кодовых последовательностей или пауз между ними. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (504 Н 0 К 64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

2 мах телемеханики, связи и передачи данных. Целью изобретения является расширение функциональных возможностей устройства за счет увеличения числа формируемых программируемых кодовых последовательностей. В каждую ячейку блока 4 памяти предварительно заносятся кодовые последовательности в виде различных комбинаций "0" и "1", которые затем в параллельном виде выдаются на информационные входы мультиплексора 15. В результате последовательного изменения сс .тояний счетчика 7 импульсов мультиплексор 15 осуществляет последовательное подключение к одному из входов элемента И ф

1О выходов блока 4 памяти. Если в это

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГННТ СССР

1 (61) 1224989 (21) 4401595/24-21 (22) 04.04.88 (46) 15.12.89. Бюл. h 46 (71) Воронежский политехнический институт (72) В.Н.Калитурин и Ю.В.Кривоносов (53) 621.373 (088.8) (56) Авторское свидетельство СССР и 1224989, кл. Н 03 К 3/64, 1984. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ СЕРИЙ ИМПУЛЬСОВ (57) Изобретение может быть использовано в устройствах автоматического управления аналого-цифровым преобразованием, устройствах передачи кодированных команд и сообщений в систе«SU„„ I 529420 А 2

i529420 время на другом входе элемента И 10 присутствует уровень "1" (признак кодовой последовательности), поступающий с выхода блока 1 памяти, то на выходе укаэанного элемента в последовательном виде формируется комбинация

"0" и "1" в соответствии с заданной кодовой последовательностью. Количество и длительность информационных разрядов каждой кодовой последовательности, а также длительность пауз между ними формируется с помощью блоков 2 и 3 памяти, генератора 6 опорных импульсов, управляемого делителя

5 частоты, счетчика 7 импульсов, компаратора 11 и счетчика .8 пачек импульсов. Синхронно с разрядами кодовых последовательностей, формируемых на выходе элемента И 10, на выходе элемента И 9 формируются пачки импульсов с соответствующими параметрами. Блок 1 памяти совместно с элементами И 9 и 10 предназначен для иден-, тификации пачек импульсов и кодовых последовательностей или пауз между ними. 1 ил.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматического управления аналого-цифровым преобразованием, устройствах передачи кодированных команд и сообщений в системах телемеханики, связи, передачи данных, в качестве устройств контроля работоспособности приемных (декодирующих) устройств, различных цифровых узлов и систем.

Цель изобретения - расширение функциональных возможностей за счет увеличения числа формируемых программируемых кодовых последовательностей.

На чертеже представлена функциональная схема устройства для формирования серий импульсов.

Устройство для формирования серий импульсов содержит блоки 1-4 памяти, управляемый делитель 5 частоты, генератор 6 опорных импульсов, счетчики 7 и 8 импульсов, элементы И 9 и 10, компаратор 11, мультиплексор 12.

Выход блока 1 памяти соединен с первым входом элемента И 9 и с вторым входом элемента И 10, второй вход элемента И 9 соедииен с выходом управляемого делителя 5 частоты и счетным входом счетчика 7 импульсов, вход установки в нулевое состояние которого соединен с выходом компаратора 11 и счетным входом счетчика 8 пачек импульсов. Выходы счетчика 8 пачек импульсов соединены с адресными входами блоков памяти 1 - 4. Выходы блока памяти 2 соединены с управляющими входами управляемого делителя 5 частоты, счетный вход которого соединен с выходом генератора 6 опорной часто20

45 ты. Выходы блока памяти 3 соединены с первыми входами компаратора 11,а вторые входы компаратора 11 соединены с выходами счетчика 7 импульсов и с управляющими входами мультиплексора

15, информационные входы которого подключены к выходу блока 4 памяти, а выход - к первому входу элемента

И 10.

Устройство работает следующим образом.

Блок 2 памяти и управляемый делитель 5 частоты образуют управляемый формирователь тактовых импульсов, который совместно с генератором 6 опорных импульсов предназначен для непрерывного или в течение заданного времени формирования тактовых импульсов с программируемым периодом, которые используются для формирования пачки импульсов или паузы между пачками. Блок 1 памяти и элемент И 9 предназначены для идентификации пачки или паузы. Блок 3 памяти, счетчик импульсов, счетчик 8 пачек импульсов и компаратор 11 предназначены для формирования пачек импульсов с заданным количеством импульсов в каждой пачке и пауз между пачками с заданным интервалом времени для каждой паузы. <

Блок 4 памяти и мультиплексор 15, а также блок 3 памяти, счетчик 7 им= пульсов, счетчик 3 пачек импульсов и компаратор 11 предназначены для формирования кодовых последовательностей с заданным количеством информационных разрядов и комбинацией 0 и "1" в каждой кодовой последовательности и пауз между данными последовательнос9420

152 тями с заданным интервалом времени для каждой паузы.

Блок 1 памяти и элемент И 10 предназначены для идентификации кодовой последовательности или паузы.

Управляемый делитель 5 частоты может представлять собой последовательно соединенные делители частоты и мультиплексор. Выходы всех делителей частоты подключаются к информационным входам мультиплексора, причем нулевой вход мультиплексора остается своЬодным. Генератор 6 опорных импульсов подключается к входу первого делителя частоты. На управляющий вход мультиплексора управляемого делителя 5 часготы подается код с выхода блока 2 памяти.

Предварительно в каждую ячейку блока 3 памяти заносится информация о количестве импульсов в каждой пачна (о количестве информационных разрядов в каждой кодовой последовательности) или о длительности каждой паузы между пачками (кодовыми последовательносгями). В соответствующие ячейки блока 1 памяти заносится в соответствии с заданием 1 — признак па- ки импульсов (кодовой последовательности) или 0 — признак паузы, т.е. отсутствие пачки (кодовой последовательности) . В каждую ячейку Ьлока

2 памяти заносится информация о частоте следования импульсов в соответствующей пачке импульсов (длительности одного информационного разряда в соответствующей кодовой последовательности), а в каждую ячейку олока 4 памяти заносятся сами кодовые последовательности, т.е. различные ксмЬинации "0 и 1".

В исходном положении счетчик 8 пачек импульсов (кодовых последовательностей) находится в нулевом состоянии, указывая на нулевую ячейку Ьлоков 1 - 4 памяти.

Ro команде "Старт (поступает от внешнего устройства) включается генератор 6 спосных импульсов, импульсы с выхода которого поступают на счетный вхол управляемого делителя 5 частоты. При этом коэффициент деления управляемого делителя 5 частоты определяетгя числом, записанным s нулевую ячейку Ьлока 2 памяти.

Импульсы с выхода управляемого делителя 5 ча=тоты заполняют счетчик 7 импульсов по счетному входу и одновременно поступают на один иэ входов элемента И 9, на другой вход которо< с поступает признак пачки импульсов, 5 записанный в нулевую ячейку блока 1 памяти. Если укаэанный признак гачки импульсов равен 1, то импульсы с выхода управляемого формирователя приходят на выход элемента И 9, который одновременно является первым выходом устройства для формирования серий импульсов.

Одновременно кодовая последовательность (комЬинация 0 и 1"), содержащаяся s нулевой ячейке памяти блока 4 памяти, в параллельном виде выдается на информационные входы мультиплексора 15. В реэульта,е последовательного изменения состояний счетчика

20 7 импульсов мультиплексор 15 осуществляет последовательно<. подклю,ение к первому входу элемента ii 10 выходов

Ьлока 4 памяти. Поскольку на втором входе элемента И 10 присутствует уровень "1, поступающей с блока 1 памяти, то на его выходе в последовательном виде формируется комбинация "0" и 1" в соо1ветствии с заданной кодовой последовательно;.тью.

Программирование кодов=х госледслательностей в блокс 4 памяти ссущесTB- ляется с привязкой <лар«.его (старшегс) разряда каждой госледсват льности к исходному сосгсянию счетчика 7 импуль35 сов, т.е., если счетчик, импульсса находится в исходлсм состоянии, к выходу мультиплексора 1 ;- сдклю«ается выход блока 4 памяти, содержащий первый младший (старший, разряд задан40 ной кодовой последсва.iльности. П„и увеличении состояния счетчика 7 импульсов на единицу к вых, ду мультиплексора 15 подклю нет я вы. сд блок,= 4 памяти, содержащий вт тг, », м.«адший

45 (старший) разряд заданной кодовой последовательности и

Если признак п-ачек,.«пульсов (Кодовых последовательнес ей), распслсженный B нулевой ячейке блока 1 памяти, равен 0, тс элем< -: i И 9 и 10 закрыты и на выходах,е<ройства формируется пауза, длительность которой определяется тремя числами, записанными соответственно в нулевье ячейки блоков 1 — 3 памя ги.

При достижении равенс<ва содержимого счетчика 7 импульсов и содержимого нулевой ячейки блока 3 памяти компара1529420 дов устройства поток кодовых последовательностей различных форматов и структур, следующих друг за другом с различными интервалами времени. Одновременно на другом выходе формируется поток импульсов, следующих синхронно с кодовыми последовательностями. формула изобретения

Составитель В.Чижов

Редактор Л.Пчолинская Техред Л.Сердюкова Корректор И.Муска

Заказ 7758/54 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, W-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101 тор 11 вырабатывает импульс, который устанавливает счетчик 7 импульсов по входу в нулевое состояние и производит инкремент счетчика 8 пачек импульсов, вследствие чего данный счетчик 8 в следующем цикле адресует первую ячейку блоков 1 - 4 памяти. При этом описанный процесс повторяется до тех пор, пока не будут опрошены все ячейки блоков 1 - 4 памяти. Если в последней ячейке блока 2 памяти записана команда "Стоп", то процесс формирования потока импульсов и кодовых последовательностей прекращается. 15

В противном случае формируется бесконечное число потоков импульсов и кодовых последоввтельностей с фиксированной структурой потока, Команда

"Стоп" имеет нулевой код, при этом импульсы на выходе управляемого делителя 5 частоты отсутствуют.

Таким образом, предварительно записав в соответствующие ячейки памяти блока 4 памяти заданные кодовые пос- 25 ледовательности, а в блоки 1, 2 и 3 памяти их параметры (количество и длительность информационных разрядов) и продолжительность пауз между ними, можно сформировать на одном из выхоУстройство для формирования серий импульсов по авт. св. М 1224989, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей, в него введены четвертый блок памяти, мультиплексор и второй элемент И, причем адресные входы четвертого блока памяти соединены с выходами счетчика пачек импульсов, выходы четвертого блока памяти соединены с информационными входами мультиплексора, управляющие входы которого подключены к выходам счетчика импульсов, а выход мультиплексора .соединен с первым входом второго элемента И, второй вход которого соединен с выходом первого блока памяти, а выход второго элемента является вторым выходом устройства.