Устройство для формирования цифровых последовательностей

 

Изобретение относится к вычислительной технике и может быть использовано в программируемых формирователях временных интервалов и системах синхронизации. Отличительной особенностью устройства является то, что оно позволяет расширить диапазон формирования коэффициентов деления частоты. Максимальный коэффициент деления в устройстве равен произведению емкостей первого 1 и второго 5 счетчиков. Изменение параметров выходных цифровых последовательностей устройства обеспечивается перепрограммированием первого 2, второго 3 и третьего 7 блоков памяти без внесения схемных изменений. Целью изобретения является расширение области применения за счет увеличения диапазона формируемых частот. Поставленная цель достигается введением блоков 3,7 памяти, элемента ИЛИ 6. 1 ил., 1 табл.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 с 06 F 1/04! ((i.pi 3 1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н д ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 (21) 4259316/24- 24 (22) 10. 06.87 (46) 07.10.89. Бюл. Е 37 (72) Т.Ф.Лейкина, А.А.Лесовой и В.А.Ульянов (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 763879, кл . G 06 F 1/02, 1980.

Авторское свидетельство СССР

N 1339539, кл. G 06 F 1/04, 1985. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ ЦИФРОВЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение относится к вычислительной технике и может быть использовано в программируемых формирователях временных интервалов и системах синхронизации. Отличительной особен2 .ностью устройства является то, что оно позволяет расширить диапазон формирования коэффициентов деления частоты. Максимальный коэффициент деления в устройстве равен произведению емкостей первого 1 и второго

5 счетчиков. Изменение параметров выходных цифровых последовательностей устройства обеспечивается перепро- .. граммированием первого 2, второго 3 и третьего 7 блоков. памяти без внесения схемных изменений. Целью изобретения является расширение области применения за счет увеличения диапазона формируемых частот. Поставленная цель достигается введением блоков 3, 7 памяти, элемента ИЛИ 6. 1 ил., 1 табл.

3434

На первом выходе блока 3 памяти

-формируется цифровая последовательность, определяющая цикл счета счетчика 1 и являющаяся входной для счет-, счетчика 5. По мере поступления ее импульсов на счетный вход счетчика

5 происходит процесс формирования циФровых последовательностей на выходах блока 7 памяти, аналогичный формированию цифровых последовательностей на выходах блока 2 памяти.

Цифровые последовательности с вы40 ходов блоков 2, 3 и 7 памяти поступают на регистр 4, где производится их временная привязка к фронтам импульсов входного сигнала.

Период выходных. цифровых последо45 вательностей устройства с целочисленными коэффициентами р может быть представлен в виде

Т„,„= р Т,„. (2)

На практике коэффициент р может

50 изменяться от единиц до 10 " и представляется в десятичной системе счисления. как р = i>10 + 1 10 + ... + 1"10 (3) у В произвольной системе,счисления с основанием L коэффициент р может быть представлен как р=а,L +аL + ... +аЕ". (4) 3 151

Изобретение относится к вычислительной технике и может быть использовано в программируемых формирователях временных интервалов и системах синхронизации.

Цель изобретения - расширение области применения за счет увеличения, диапазона Формируемых частот.

На чертеже представлена блок-схема устройства.

Устройство содержит счетчик 1, блоки 2 и 3 памяти, регистр 4, счетчик 5, элемент ИЛИ 6, блок 7 йамяти, выходы 8, тактовый вход g.

Устройство работает следующим обIразом. (I

Счетчик 1 производит подсчет входных тактовых импульсов и обеспечивает последовательный циклический перебор адресов первого блока 2 памяти. Это вызывает появление на каждом из его

k выходов цифровой последовательности с параметрами, определяемыми записанной r o этому разряду информацией.

Эти цифровые последовательности по(даются на адресные. входы блока 3 па,мяти, в ячейках которого независи(l . мо по каждому разряду записаны со, четания логических нулей и единиц, обеспечивающие для его любого i-го выхода выполнение логического соотношения у. = х пх л...лх, (1} (2 где х „х,..., х „- цифровые последовательностии на любых и из

ee k входов; у, — выходная цифровая последовательность.

Таким образом, при условии совпадения длительности импульсов цифровых последовательностей на 1,2,..., и входах блока 3 памяти на его i-м выходе формируется цифровая последовательность с периодом Т, равным наименьшему общему кратному периодов

Т„, Т,..., Т „ цифровых последовательностей на любых ее входах .1,2,...

° ° ° р + °

Для получения, например, Т „,„;=

35"Т 8, и наличии на выходах блока

2 памяти (т.е., на адресных входах блока 3 памяти) цифровых последовательностей с периодами .I „ = 5" T ex "

Т = 7 Т „ достаточно записать в (>Х ячейки последнего по адресам соглас но таЬлице логическую "1" в i-м разряде.

Перечень адресов х,... x >>„ блока

3 памяти, соответствующих у,. = г

=х„лА = 1 и у(=X.ëé лх = 1 приведен в таЬлице.

Для получений, например, Т „,„ =

= 70 Т,„ при наличии на выходах блока 2 памяти Т, = 5.Т„, Тг =-7 "Т,„и Т, = 2(Т „дОстаточйо в j-è разряде у; блока 3 памяти записать логические "1" в ячейках с адресами, отмеченными в таблице. * .

1S

Таким образом, на выходах блока 3 памяти формируются дополнительные номиналы коэффициентов деления, отличные от коэффциентов деления с выходов. блоков 2 и 7 памяти, что дает возможность расширить количество одновременно формируемых коэффициентов деления при одних и тех же аппаратурных затратах, или дает возможность иметь лучшие показатели надежности на каждый формируемый коэффициент деления.

513434

55

5 1

Устройство является схемой реализации формирования р .по формуле (4) для и = 1 и вычисления значения р, равного наименьшему общему кратному

Г.чисел р,, р,, ., р„:.

p = (p р р„) (5) где P(p„р,..., р „) — наименьшее общее крат.ное чисел р ° ° ° р р„.

При этом в блоке 2 памяти а соответствующих разрядах формируются цифровые последовательности, соответствующие коэффициентам р„, р,..., р„ по Формуле (2), не превышающим цикла счета счетчика 1, и значение а по формуле (4).

8 блоке 7 памяти формируются цифровые последовател ь ности, соот ветствующие коэффициентам р <.ч.,...р„, кратным циклу счета счетчика 1, и значение а, соглас«о Формуле (4).

На первом выходе блока 3 памяти формируется цифровая последовательность согласно формуле (5), определяющая цикл счета счетчика 1, т.е. основание системы счисления Ь, равное наименьшему общему кратному р„, р,,..., р„. Аналогично формируется цифровая йоследовательность на m-м выходе блока 3 памяти, определяющая цикл обнулания всего устройства.

Устройство формирует две шкалы настройки временных параметров цифровых последовательностей (согласно (4) при и = 1). Точное положение импульсов задается данными в блоке 2 памяти, грубое - в блоке 7. Так, например, для формирования цифровой последовательности у, с p = 540 =

= 40 к500 + 1, 500 при основании счисления L =,500 достаточно в од. ном из разрядов как первого 2, так и третьего 7 блоков памяти записать логические "1" в ячейки по адресам. соответственно "40" (A,) и "1" (А,), а во втором блоке 3 памяти записать информацию, удовлетворяющую логическому соотношению у, =х л хя,, где.х, z — входы второго блока

0 Ач памяти, подключенные . к соот ветст вующи м выходам первого 2 и третьего 7 блоков памяти. формула изобретения устройство для формирования цифровых последовательностей, содержащее

5: два i счетчика, первый блок памяти и регистр, причем счетный вход первого счетчика соединен с входом разрешения записи регистра и является тактовым входом устройства, группа раз10 рядных выходов первого счетчика соединена с группой адресных входов первого блока памяти, выходы которо- го с первого по К-й, где К вЂ” число выходов первой последовательности устройства, соединены соответственно с первого по К-й информационными входами регистра, выходы которого с первого по К-й являются выходами соответственно с первого по К-й первой последовательности устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет увеличения диапазона форми" руемых частот, в устройство введены второй и третий блоки памяти и элемент ИЛИ, причем выходы первого блока ,памяти с первого по К-й соединены с ,,адресными входами второго блока памяти соответственно с первого по К-й, 30,первый выход второго блока памяти соединен со счетным входом второго счетчика, с первым входом элемента

ИЛИ, с (К+1)-м информационным входом регистра, выходы которого с (К+1)-й

35 по m-й, где m — число выходов второй последовательности устройства, являются выходами соответственно с (К+1)-й по m-i. второй последовательности устройства, выходы второго бло40 ка памяти с второго по (m-1)-й соединены с информационными входами регистра, соответственно с (К+2)-го по (m-1)-й, и-й выход второго блока па" мяти соединен с входом сброса а "0" второго счетчика, с вторым входом элемента ИЛИ и с m-м информационным входом регистра, выход элемента ИЛИ соединен с входом сброса в "0" первого счетчика, разрядные выходы второго

50 счетчика соединены с адресными входами третьего блока памяти, выходы которого с первого по 1-й, где 1— число выходов третьей последовательности устройства, соединены с адресными входами второго блока памяти соответственно с (К+1)-й по (К+1) -й и с информационными входами регистра соответственно с (m+1)-го по 1-й, где

1 — число выходов третьей последова"

7 1513434 8 тельности устройства, выходы которого соответственно с (m-1)-й по 1-я трег с(п1+1)-й по 1-й являются выходами тьей последовательности устройства.

Разряды адреса

Разряды данных (1)1

У.

-лх х х х х х1

У;

0

* 1.

* 1

* 1

С оста ви тел ь Н. Торопова

Техред И.Верес

Корректор Q. ципле

Редактор Н.Тупица

3а ка з 6 079/4 7 Тираж 668 Подписное

8НИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ CCCP

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат Патент", г. Ужгород, ул. Гагарина,!01

1 1

* 1 1

1 1

1 1

* 1 1

0 0

1 0

1 1

0 0

1 0

4.i И

0

0

0

0

0

1

1

0

0

0