Устройство для обнаружения ошибок при передаче кодов

 

Изобретение относится к вычислительной технике, и может быть использовано в устройствах автоматизированного контроля узлов передачи и является усовершенствованием изобретения по а.с. N 1091211. Изобретение, наряду с контролем выходной информации, обеспечивает контроль исправности элементов, входящих в состав устройства, чем обеспечивается повышение достоверности контроля. Устройство для обнаружения ошибок при передаче кодов содержит входной регистр 1, регистр 2 контрольных разрядов, блок 3 управления параллельной записью, первый 4 и второй 5 блоки контроля по модулю два, дешифратор 6, N элементов 7<SB POS="POST">1</SB>-7<SB POS="POST">N</SB> ИЛИ и выходных регистров 8<SB POS="POST">1</SB>-8<SB POS="POST">N</SB>, N триггеров 9<SB POS="POST">1</SB>-9<SB POS="POST">N</SB>, N блоков 10<SB POS="POST">1</SB>-10<SB POS="POST">N</SB> контроля на четность, блок 11 формирования сигнала ошибок, селектор 12 ошибок, счетчик 13 импульсов и блок 14 мультиплексоров. Селектор 12 ошибок состоит из генератора 15 импульсов, двух элементов И 16 и 18, счетчика 17 импульсов, триггера 19 и регистра 20. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) д1) 4, G 06 F 11/08

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ

flO ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1 (61 ) 1091211 (21 ) 4263382/24-24 (22) 16.06.87 (46) 23.09;89. Бюл. Ф 35 (72) С.Л.Мартиросян (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Р 1091211, кл, G 06 F 11/08, 1983, I (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ОШИБОК ПРИ ПЕРЕДАЧЕ КОДОВ (57). Изобретение относится к вычислительной технике, может быть использовано в устройствах автоматизированного контроля узлов передачи и является усовершенствованием изобретения по авт.св. K- 1091211, Изобретение, наряду с контролем выходной информации, обес2 печивает контроль исправности элементов, входящих в состав устройства, чем об< спечивается повышение достоверности контроля. Устройство для обнаружения ошибок при передаче кодов содержит входной регистр 1, регистр

2 контрольных разрядов, блок 3 управления параллельной записью, первый 4 и второй 5 блоки контроля по модулю два, дешифратор 6, и элементов 7(в

7„ ИЛИ и в)»ходных регистров 8»-S„, п триггеров 9»-9, и блоков 10,-10 контроля на четность, блок 11 формиро" вания сигнала ошибок, селектор 12 ошибок состоит из генератора 15 импульсов,. двух элементов И 16 и 18, счетчика 17 импульсов, триггера 19 и регистра 20. 1 з.п.ф-лы, 1 ил.

3 150990

Изобретение относится к вычислительной технике, может быть использовано в устройствах автоматизированного контроля узлов передачи и является усовершенствованием устройства

5 по авт.св. 9 1091211.

Целью изобретения является повышение достоверности контроля за счет выявления вида ошибок.

На чертеже представлена функциональная блок-схема устройства.

Устройство для обнаружения ошибок ,при передаче кодов содержит входной регистр 1, регистр 2 контрольных 15 разрядов, блок 3 управления параллельной записью, первый 4 и второй 5 блоки контроля по модулю два, дешифратор 6, элементы ИЛИ 7< -7„, и выходных регистров 8i-8„, и триггеров 20

9„-9„, и блоков 10„ -10„ контроля

t на четность, блок 11 формирования сигнала ошибок, селектор 12 ошибок, счетчик 13 импульсов, блок 14 мультиплексоров. Селектор 12 ошибок состоит из генератора 15 импульсов, первого элемента И 16,счетчика 17 импульсов, второго элемента И 18, триггера 19 и регистра 20.

Устройство имеет вход 21 информа- 30 ции, вход 22 строба, вход 23 контрольных разрядов, вход 24 установки, выход

25 выходной информации, выход 26 сигнала ошибки и выход 27 индикации устройства. 35

Устройство работает следующим образом.

В исходное состояние устройство устанавливается сигналом, по входу

24 "Сброс" при записанной во входной 40 регистр 1 нулевой информации. При этом сигнал "Сброс" через блок 3 управления параллельной записью, элементы ИЛИ 7, -7д поступает на управляющиевходы выходных регистров 8, — 45

8„ и триггеры 9 „ -9, обнуляя их.

Сигнал "Сброс" поступает, также на счетчик 13, обнуляя его, в селектор 12 контроля на счетчик 17, обнуляя его, и на вход R-триггера 19. С выхода триггера 19. разрешающий потенциал поступает на вход элемента И 16. Но сигналы с генератора 15 через элемент И 16 не проходят до появления сигнала ошибки на третьем его входе.

На вход 21 информации входного регистра 1 поступает два байта информации в сопровождении двух контрольных разрядов, подаваемых на вход 23

2 4 контрольных разрядов. Информация с входа 21 с входного регистра 1 и входа 23 контрольных разрядов регистра

2 контрольных разрядов принимается в регистры 1 и 2 по стробу, поступающему с входа 22 строба. Состояние входного регистра 1 контролируется блоками 4 и 5 контроля по модулю два ..

Каждый из блоков 4 и 5 контролирует один байт информаци, причем каждый байт информации поступает в сопровождении своего контрольного разряда, который из регистра 2 контрольных разрядов подается на соответствующие блоки 4 и 5. При правильном приеме информации во входной регистр 1 на выходе блоков 4 и 5 сигнал ошибки отсутствует. При возникновении ошибки на выходах блоков 4 и 5 сигнал ошибки поступает на блок 11 формирования сигнала ошибки и на входы блока 14 муль типлексоров. С выхода входного регистра 1 первый байт информации поступает ( на информационные входы выходных регистров 8 „ -8„. Контрольный разряд первого байта информации из регистра 2 контрольных разрядов поступает на триггеры 9„ -9„ и на блок 4 контроля по модулю два. Второй байт информации из входного регистра 1 поступает на блок 5 контроля по модуле> два и на дешифратор 6.

Запись информации в выходные регистры 8 „ -8„ и контрольных разрядов в триггеры 9, -9 может осуществляться как последовательно, так и параллельно при абнулении устройства.

Элементы ИЛИ 7 -7 обеспечивают эту возможность. Дешифратор б служит для управления последовательной записью информации из входного регистра 1 в выходные регистры 8 -8„, а также контрольного разряда из регистра 2 контрольных разрядов и триггеры 9

9 в соответствии с информацией, поступающей во втором байте. При последовательной записи информации первый байт информации в сопровождении контрольного разряда поступает в блок

4 контроля по модулю два и на информационные входы выходных регистров 8 „ -8д. Второй байт информации в сопровождении контрольного разряда поступает в блок 5 контроля по модулю два и на дешифратор 6. С одного из возбужденных выходов дешифратора

6 управляющий сигнал через соответствующие элементы ИЛИ 7„ -7> поступает

5 1509902 на управляющий вход одного из выходных регистров 8,-8 и одного иэ триггеров 9 -9, при этом первый байт информации и его контрольный разряд записываются в один из выходных ре5 гистров 8,-8 и в один из триггеров 9, -9„. При последовательной записи в каждый из выходных регистров

8 -8 > и триггеров 9 -9 может записываться в любой последовательности любая информация.

При параллельной записи информации первый байт информации и его контрольный разряд заносятся во все выходные регистры 8 -8„ и во все триггеры

9, -9t, соответственно по сигналу

"Сброс", поступающему через блок 3 управления параллельной записью через элементы ИЛИ 7 -7„ на управ- 20 ляющие входы выходных регистров 8„—

8„и триггеров 9„ -9, . Параллельная запись информации применяется, в основном, для обнуления устройства.

При этом во входной регистр 1 долж- 25 ны быть записаны все нули. Как при параллельной, так и при последовательной записи информация из выходных регистров 8 „ -8 поступает на выходы

25 выходной информации. С выходом регистров 8, — 8, информация поступает также на входы соответствующих бло— ков 10 -10 контроля на четность, на вторые входы которых поступает информация с триггеров 9 -9 . С выходов блоков,10 „ -10 контроля на четность

35 сигналы поступают на входы блока 11 формирования сигнала ошибки и на блок 14 мультиплексоров.

Блок 11 формирования сигнала ошибки выдает сигналы ошибок при неправильной записи информации во входной регистр, при этом неисправность опре-. деляется путем сравнения первого байта информации и сООтВятстВующяго раз 45 ряда (контрольного) в блоке 4 контроля по модулю два и второго байта и его контрольного разряда в блоке 5 контроля по модулю два. Кроме того, блок 11 выдает сигналы ошибок при записи информации в выходные регистры

8 -8 а также при возникновении п неисправности в выходных регистрах путем сравнения информации, присутстВующей на Выходя сООтВятстВующяго выходного регистра 81 -8>, с контрольным разрядом соответствующего триггера 9„ -9 „ и в соответствующем блоке

101 -10 контроля на четность. и

Если устройством обнаружена ошибка, то блок 11 формирования сигнала ошибки формирует сигнал, который постугает на выход 26 устройства, а также на элемент И 16 селектора 26 контроля, разрешает прохождение сигналов с выхода генератора 15 на счетчики 13 и 17.

Счетчик 13 обеспечивает управление блоком 14 мультиплексоров, осуществляя последовательное подключение выхода блока 14 мультиплексоров к выходам блоков 4 и 5 контроля по модулю два и выходам блоков 10 „ — 10 контроля на четность. Причем "начала опрашиваются блоки 4,5 контроля по модулю два, а затем блоки 10 < — 10 контроля на четность. При появлении на выходе блоков 4 и 5 контроля по модулю два и блока 10 < -10„ контроля на четкость сигнала ошибки этот сиг-: нал с Выхода мультиплексора посту пает через элемент И 18 на вход реги- . стра 20 и в регистр 20 записывается информация, присутствующая на выходе счетчика 17 и соответствующая номеру опрашиваемого сигнала.

С выхода регистра 20 информация о месте отказа поступает на выход 27 индикации. После обнаружения первого отказа опрос сигналов ошибки продолжается до полного контроля устройства.

После окончания контроля с выхода счетчика 17 выдается сигнал конца контроля, который, поступая на вход триггера 19, устанавливает его в положение, запрещающее прохождение импульсов с генератора 15, тем самым, останавливая работу селектора 12 ошибок. Дальнейшая работа устройства возможна только после подачи сигнала по е входу 24 íà R-вход триггера 19, которым при отсутствии информации на входе 21 обнуляются все выходные регистры 8 -8„и триггеры 9, -9, а также счетчики 13, 17 и триггер 19.

Формула изобретения

1. Устройство для обнаружения ошибок при передаче кодов по авт.св.

9 1091211, о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля за счет выявления вида ошибок, в устройство дополнительно введены селектор ошибок, Счетчик импульсов и блок мультиплексоров, выход которого соединен с первым вхо.- дом селектора ошибок, первый выход ко1509902

Составитель Б.Ходов

Техред M,Дндык Корректор С.Черни

Редактор О. Головач

Заказ 5814/47 Тираж 668 Подписное

BI5MIH Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101 торого соединен с информационным входом счетчика импульсов, выход которого соединен с входом управления блока мультиплексоров, первые и вторые информационные входы которого соединены с соответствующими выходами соответственно блоков контроля на четность и блоков контроля по модулю два, второй вход селектора ошибок подключен к 10 выходу блока формирования сигнала ошибки, вход блока управления параллельной записью объединен с третьим входом селектора ошибок, с установочным входом счетчика импульсов и является входом установки устройства, второй выход селектора ошибок является выходом индикации устройства.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что селектор ошибок состоит из элементов И, счетчика импульсоВ регистра, триггера и генератора импульсов выход которого соединен с первым входом первого элемента И, выход которого соединен с первыми входами счетчика импульсов, второго элемента И и является первым выходом селектора ошибок, первый выход счетчика импульсов соединен с первым входом триггера, выход которого соединен с вторым входом первого элемента И, второй выход счетчика импульсов соединен с первым входом регистра, выход которого является вторым выходом селектора, выход второго элемента И соединен с вторым входом регистра, второй вход второго элемента И является первым входом селектора, третий вход первого элемента И является вторым входом селектора, вторые входы счетчика импульсов и триггера объединены и являются третьим входом селектора.