Устройство для вычисления функций синуса и косинуса

 

Изобретение относится к вычислительной технике и может быть использовано для вычисления функций синуса и косинуса в цифровых системах переработки информации. Цель изобретения состоит в повышении быстродействия устройства за счет сокращения количества этапов вычисления функции. Поставленная цель достигается тем, что устройство, содержащее два элемента ИЛИ, четыре элемента И, сумматор по модулю два, мультиплексор, блок вычисления полинома и регистр аргументов, снабжено регистром приведенного аргумента. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 80 А1 (м 4 с 06 F 7/548 рог p3ф A ° ° J p

3.. (-::.. .. ъ о ., а и ° в(ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMY СВИДЕтЯЛЬСтВЬi

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

1 . (21) 4391979/24-24

t (22) 14.03.88 (46) 23.09.89. Бюл. И 35 (j2) И.П.Галабурда, П.В.Ильин и Н. Г.Стовповская (53) 681.325(088.8) (56) Авторское свидетельство СССР

4Г 1061136, кл. (06 F 7/548, 1982.

Авторское свидетельство СССР

N 1357950, кл. С 06 F 7/548, 1986. (54) УСТРОЙСТВО ЛЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА (57) Изобретение относится к вычислиИзобретение относится к вычислительной технике и может найти применение при создании специализированных систем переработки. информации, Целью изобретения является повыше-: ние быстродействия.

На чертеже дана блок-схема устройства.

Устройство содержит элементы ИЛИ t и 2, элементы И 3-6, сумматор 7 по модулю два, коммутатор 8, блок 9 вычисления полинома, регистр 10 аргумента, младшие разряды 11 регистра аргумента, регистр 12 приведенного аргумента, мантиссу 13 регистра приведенного аргумента, входы 14 и 15 режимов вычисления синуса и косинуса, знаковый разряд 16 регистра приведенного аргумента, вход 17 аргумента блока вычисления полиномов, вход 18 установки и выход 19.

2 тельной технике и может быть использовано для вычисления функций синуса и косинуса в цифровых системах переработки информации. Цель изобретения состоит в повышении быстродействия устройства за счет сокращения количества этапов вычисления функции. По" ставленная цель достигается тем, что устройство, содержащее два элемента

ИЛИ, четыре элемента И, сумматор по модулю два, мультиплексор, блок вычисления полинома и регистр аргументов, снабжено регистром приведенного аргумента. 1 ил.

Представим аргумент х в виде

x=2%x где хб (-1, 1) .

Так как в устройстве действия производятся над числами в обратном коде с запятой, фиксированной перед старшим разрядом, то аргумент записывается следующим выражением: х при х> 0;

1+ (1 - 2 - х,) при х О, где и - число разрядов мантиссы аргу" мента °

Выражение (1 - 2 - Iх ) соответствует формуле приведения отрицательного угла к его положительному значению, поэтому выражение (1) принимает вид х при х 0„

ФаФ (2)

1 - 2 " - Jxt при х с О, т.е. х,Е, 0,1J.

3 150988

Положительные углы х представляются в виде х = х,2 + х 2 2 + ...+ х,„2 где х - первый старший разряд аргу I

5 мента, х — второй старший разряд аргуг мента, х — младшие разряды аргумента.

Формируем код приведенного аргумента Z в виде

Z = sign Z+ Z (3) где величины sign Z u Z находятся в соответствии с формулами приведения: при вычислении функции sin x х 2 " г, если х, В х = 0; (4) где знак Я -означает сложение по модулю два, х — инверсия х„, 20 при вычислении функции cos x

Тогда вычисление функций sinх, cos х сводится к вычислению функции 25 л

sin — Z.

1! функция sin — 7 вычисляется в виде

2 полинома по вычислительной схеме Горнера з1П 2 Е = а + Е(а, + Z(aг + ... +

+ К(а„, + Za„)...)), (8) где а; — коэффициенты полинома;

k — степень полинома.

Таким образом, алгоритм вычисления функций six х, cos х включает определение по соответствующим формулам (3-7) значения приведенного аргумента Z, вычисление полинома вида (8) 40 от Функции Z.

Устройство работает следующим об" разом.

В исходном, состоянии на регистр 10 аргумента записан код аргумента х, При вычислении функции синуса на вход

14 подается единичный сигнал ° При этом сигнал, соответствующий выражению (7), с выхода сумматора 7 по модулю два через элементы И 5 и ИЛИ 1 поступает на управляющий вход коммутатора 8, на выходе которого формируется значение мантиссы приведенного аргумента в соответствии с Формулой (4), которое поступает на входы мантиссы 13 регистра 12 приведенного аргумента, Кроме того, по сигналу на входе 14 на выходе элемента И 3 формируется в соответствии с Формулой

Формула изобретения

Устройство для вычисления функций синуса и косинуса, содержащее регистр аргумента, коммутатор, сумматор по модулю два, четыре элемента И, два элемента ИЛИ и блок вычисления полинома, причем выход младших разрядов регистра аргумента соединен с информационным входом коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введен регистр приведеного аргумента, причем выходы двух старших разрядов регистра аргумента соединены с первым и вторым входами сумматора по модула два, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с входами соответственно первого и второго элементов ИЛИ, выходы которых подключены соответственно к управляющему входу коммутатора и входу знакового разряда регистра приведенного аргумента, выход старшего разряда регистра аргумента соединен с инверсным входом третьего элемента И и первым входом четвертого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, выход третьего0 4 5) сигнал, который через элемент

ИЛИ 2 поступает на знаковый разряд 16 регистра 12 приведенного аргумента.

На регистре 12 приведенного аргумента формируется код согласно формуле (3) приведенного аргумента.

При вычислении функции косинуса единичный сигнал подается на вход 15, по которому на управляющем входе коммутатора 8 формируется сигнал, по которому на выходе коммутатора 8 формируется значение мантиссы в соответствии с формулой (6), а в знаковый разряд 16 регистра 12 приведенного аргумента заносится код в соответствии с формулой (7), Таким образом, на регистре 12 .приведенного аргумента согласно Формуле (3) формируется значение приведенного аргумента соответствующей тригонометрической функции.

По сигналу на входе 18 устройства, поступающему на вход блока 9 вычисления полинома, согласно Формуле (8) формируется значение полинома, которое соответствует приближению к вычисляемой функции.

Составитель А.Зорин

Техред А.Кравчук Корректор М.Самборская

Редактор О;Головач

Заказ 5813/46 Тираж 668 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

13035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", r. Ужгород, ул. Гагарина,101

5 1509880

6 элемента И соединен с вторым входом ход коммутатора соединен с инФормаци первого элемента ИЛИ, вход режима онным входом регистра приведенного вычисления синуса устройства соединен угла, выход которого соединен с вхос вторыми входами первого и четверто- дом аргумента блока вычисления полиго элементов И, вход режима вычисле- нома, вход сброса которого соединен ния косинуса устройства соединен с с входом сброса устройства, выход копрямым входом третьего элемента И и торого соединен с выходом блока вывторым входом второго элемента И, вы- числения полинома °