Двойной инвертор с минимальной асимметрией

 

Изобретение относится к импульсной технике и может быть использовано в вычислительной и микропроцессорной технике, в системах повышенной производительности. Целью изобретения является уменьшение асимметрии выходных сигналов путем применения обратной связи между выходными транзисторами. Двойной инвертор содержит входную цепь, два инвертора, база дополнительного транзистора подключена к базе выходного транзистора второго инвертора, эмиттер - к общей шине, коллектор соединен с катодом диода, анод которого соединен с базой транзистора, коллектор которого соединен с инверсной выходной шиной и эмиттером составного транзистора, а его эмиттер - с коллектором выходного транзистора первого инвертора. Анод диода через резистор соединен с шиной питания. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 Н 03 К 19/20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТНРЬГГИЯМ

ПРИ ГКНТ СССР (21) 4351505/24-21 (22) 28.12.87 (46) 07.08.89. Бюл. Ф 29 (72) Н.Г.Иелентьев, Ю.Ф.Мурый и И.Н.Кисляк (53) 621.374(088.8) (56) Патент США Е 3962589, кл. Н 03 К 19/40, 1976.

Авторское свидетельство СССР

У 1311016, кл. Н 03 К 19/20, 1985. (54) ДВОЙНОЙ ИНВЕРТОР С МИНИМАЛЬНОЙ

ACHHMETPHEA (57) Изобретение относится к импульс-. ной технике и может быть использовано в вычислительной и микропроцессорной технике, в системах повышенной производительности. Целью изобретения явИзобретение относится к импульсной технике и может быть использовано в вычислительной технике повышенной производительности.

Целью изобретения является уменьшение асимметрии выходных сигналов путем применения обратной связи междувыходными транзисторами схемы.

На чертеже представлена электрическая принципиальная. схема двойного инвертора с минимальной асимметрией.

Двойной инвертор с минимальной асимметрией содержит входную шину 1, .инверсную выходную шину 2,прямую выходную шину 3, шину 4 питания, общую шину 5, первый транзистор 6 и фазоразделительный транзистор 7 первого инвертора, базы которых соединены вместе и подключены к эмиттеру входного транзистора 8, аноду первого .

„„SU„„1499484 A1

2 ляется уменьшение асимметрии выходных сигналов путем применения обратной связи между выходными транзисторами. Двойной инвертор содержит входную цепь, два инвертора, база дополнительного транзистора подключена к базе выходного транзистора второго инвертора, эмиттер — к общей шине, коллектор соединен с катодом диода, анод которого соединен с базой транзистора, коллектор которого соединен с инверсной выходной шиной и эмиттером составного транзистора, à его эмиттер - с коллектором выходного транзистора первого инвертора. Анод диода через резистор соединен с шиной питания. 1 ил.

Ф

Щ диода 9 Шоттки и через седьмой ре- Я эистор 10 к общей шине 5 и аноду второго диода 11 Шоттки, катод кото- д рого подключен к катоду первого диода 9 Шоттки, входной шине 1 и катоду ,третьего диода 12, анод которого подключен к базе входного транзистора 8 и через восьмой резистор 13 к шине

4 питания и первому выводу девятого резистора 14, второй вывод которого соединен с коллектором входного транзистора 8, эмиттеры первого 6 и фазоразделительного 7 транзисторов первого инвертора соединены с базой выход- 3 ного транзистора 15 первого инвертора и через первый резистор 16 с общей шиной 5 и эмиттером выходного транзистора 15 первого инвертора, коллектор первого транзистора 6 соединен с базой фазоразделительного транзисто3 1499484 ра 17 второго инвертора и через второй резистор 18 с шиной 4 питания, коллектор фазоразделительного транзистора 7 первого инвертора соединен с базой второго транзистора 19 и через третий резистор 20 с шиной 4 питания и коллекторами второго 19 и третьего 21 транзисторов, база треть.— его транзистора 21 подключена к эмит- 1ð теру второго транзистора 19, а его эмиттер — к инверсной выходной шине 2 и коллектору четвертого транзистора 22, эмиттер которого соединен с коллектором выходного транзистора первого инвертора 15, эмиттер фазоразделительного транзистора 17 второго инвертора соединен с базой выходного транзистора 23 второго инвертора и базой дополнительного транзисто- 20 ра 24, эмиттеры которых соединены и прдключены к общей шине 5 и через четвертый резистор 25 к эмиттеру фазоразделительного транзистора второго инвертора 17, коллектор которого 25 подключен к базе шестого транзистора 26 и через пятый резистор 27 к шине 4 питания, коллектору пятого транзистора 28 и коллектору шестого транзистора 26, эмиттер которого подклю-.. 30 чен к базе пятого транзистора 28, эмиттер которого подключен к прямой выходной шине 3 и коллектору выходного транзистора 23 второго инвертора, коллектор дополнительного транзистора 24 соединен с катодом диода 29, анод которого соединен "с базой четвертого транзистора 22 и через шестой резистор 30 с шиной 4 питания.

Двойной инвертор работает следую- ® щим образом.

0 . Если на входную шину 1 подан низкий уровень напряжения, то диод 12 открыт, а транзисторы 8,6,7 и 15 закрыты, так как отсутствует ток в ба- 45 зовых цепях этих транзисторов. На инверсной выходной шине 2 сформируется высокий уровень напряжения, определяемый открытыми транзисторами 19 и 21. Высокий уровень напряжения на коллекторе закрытого ;ранзистора 6 приводит к появлению тока в базовой цепи транзистора 17. Транзистор 17 открывается, и ток начинает протекать через резие"ор 27, образующий базовый ток трап. неторов 23 и 24. Открытый

55 транзистор 23 формирует на прямой выходной шине . l низкий уровень напряжения. (?1крытый транзистор 24 и tip

4 мосмещенный диод 29 формирует на базе транзистора 22 низкий уровень напряжения, равный

П1 ПД Ыйэ 0 Э 24 где U — напряжение на базе транзистора 22;

U4 — напряжение на прямосмещенном диоде Шоттки 29;

Оку напряжение Me ÷ ó коллекто ром и эмиттером открытого транзистора 24.

Следовательно, при наличии на шине 1 низкого уровня напряжения на шине 2 формируется высокий уровень напряжения, а на шине 3 — низкий уровень напряжения. При изменении на шине 1 напряжения с низкого уровня на высокий диод 12 закрывается, в базу транзистора 8 поступает ток от шины 4 через резистор 13, транзистор 8 открывается, начинает протекать ток через резистор 14 в базу транзисто- роЪ 6 и 7. Транзисторы. 6 и 7 открываются, в коллекторных цепях, этих транзисторов появляются токи, определяемые резисторами 18 и 20, которые, поступая в базу транзистора 15, открывают его. Таким образом, на коллекторе транзистора 15 формируется низкий уровень напряжения..Однако на базе транзистора 22 поддерживает- ° ся уровень напряжения U, определяемый открытым транзистором 24, эмиттер которого соединен с общей шиной 5 и прямосмещенным диодом 29, недостаточный для его отпирания, и, таким образом, на выходной шине 2 продолжает отсутствовать, низкий уровень напряжения. Выключение транзистора 17 приводит.к выключению .транзистора 23, а также выключению транзистора 24, коллекторное напряжение которого отслеживает изменение напряжения на коллекторе. транзистора 23, т.е. на выходной шине 3. При достижении на коллекторе транзистора 24 напряжения, равного

".2 U КЯ t< + ЕЭ <1 "А где U — напряжение на коллекторе транзистора 24;

Uz> - напряжение между коллектором и эмиттером открытого транзистора 15;

Ug — напряжение прямосмещенного переМода база — эмиттер транзистора "2;

U — напряжен»» »,t »рнмосг ещенАа 28 ном пи :I<.. "I In гтки, 9484 е

5 149 в базу транзистора 22 начинает поступать ток от шины 4 питания через резистор 30, приводящий к открыванию транзистора 22 и установлению на выходной шине 2 низкого уровня напряжения. На выходной шине 3 при этом устанавливается высокий уровень напряжения, определяемый открытыми транзисторами 26 и 28. Таким образом, появление низкого уровня напряжения на выходной шине 2 согласовано по времени с появлением высокого уровня напряжения на выходной шине 3. Антизвонный диод 11 в схеме предназначен для ограничения величины отрицательных помех на входе схемы. Диод 9 и резистор 10 образуют цепь выключения транзистора 6 и 7. Резисторы 16 и 25 обеспечивают цепи выключения транзисторов 15 и 23,24 соответственно.

Таким образом, введение обратной

"связи между выходными транзисторами приводит к тому, что низкий уровень напряжения на инверсном выходе схемы начинает формироваться в момент перехода прямого выхода схемы от низкого уровня к высокому, следовательно, устраняется асимметрия между сигналом на шине 2 и сигналом на шине 3 при переходе входного сигнала на шине 1 от низкого уровня напряжения к высокому.

Формула изобретения

Двойной инвертор с минимальной асимметрией, содержащий диод, допол нительный транзистор, первый транзис тор и фазоразделительный транзистор первого инвертора, базы которых подключены к входной цепи, а эмиттеры соединены с базой выходного транзистора первого инвертора и через первый резистор — с общей шиной и эмиттером

40 выходного транзистора первого инвертора, коллектор первого транзистора соединен с базой фазоразделительного транзистора второго инвертора и через второй резистор — с шиной питания, коллектор фазоразделительного транзистора первого инвертора соединен с базой второго транзистора и через третий резистор — с шиной питания и коллекторами второго и третьего транзисторов, база третьего транзистора подключена к эмиттеру второго транзистора, а его эмиттер — к инверсной выходной шине и коллектору четвертого транзистора, эмиттер которого соединен с коллектором выходного транзистора первого инвертора, эмиттер фазоразделительного транзистора второго инвертора соединен с базой выходного транзистора второго инвертора и через четвертый резистор - с общей шиной и эмиттером выходного транзистора второго инвертора, коллектор которого соединен с прямой выходнои шиной и эмиттером пятого транзистора, база которого соединена с эмиттером шестого транзистора, . оллектор которого соединен с шиной питания и коллектором пятого транзистора, а база — с коллектором фазоразделительного транзистора второго инвертора и через пятый резистор — с шиной питания и первым выводом шестого резистора, о т— л и ч а ю шийся тем, что, с целью уменьшения асимметрии выходных сигналов, база дополнительного транзистора подключена к базе выходного транзистора второго инвертора, эмиттер — к общей шине, а коллектор соединен с катодом диода, анод которого соединен с базой четвертого транзистора и вторым выводом шестого резистора.

1499484

Составитель А.Янов

Техред JI.Cåðäþêîâà Корректор T,Ìàëåö

Редактор И.!!!улла

Производственно-полиграфическое предприятие, r. ужгород. уп. !!роектная, 4

Заказ 4706/54 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раущская наб., д. 4/5