Коммутатор

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для коммутации асинхронных цифровых сигналов. Является дополнительным изобретением к авт.св. N917345. Цель изобретения - повышение точности коммутации путем устранения задержки переключения сигналов с выхода первого мультиплексора, достигаемое за счет подключения выхода первого мультиплексора к третьему входу второго элемента И. Коммутатор содержит мультиплексоры 1 и 2, выходы которых соединены с первыми входами элементов И 3 и 4 соответственно, выход мультиплексора 2 подключен также к первому входу элемента И 5, а выход мультиплексора 1 - к третьему входу элемента И 4. Шина 6 управления подключена к второму входу элемента И 5 и входу инвертора 7, выход которого подключен к второму входу элемента И 3 и входу инвертора 8, выход которого соединен с вторым входом элемента И 4. Выходы элементов 3, 4 и 5 соединены с соответствующими входами элемента ИЛИ-НЕ 9, выход которого подключен к выходу 10 коммутатора. При изменении сигнала с единичного логического уровня на нулевой одновременно на управляющей шине и выходе первого мультиплексора предложенный коммутатор позволяет устранить задержку прохождения сигнала на его выход. 2 ил.

СОЮЗ СОВЕТСКИХ

СО!ЦИАЛИСТИЧЕСКИХ

PECflYS JlHK

1 !! 4 Н Оз К !7/04

1 !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГЙНТ СССР (61) 91 7345 (21) 4351410/24-21 (22) 06.10.87 (46) 30.07.89. Бюл. !! 28 (72) В.Л.Глыва (53) 621.382 (088.8)

<56) Авторское свидетельство СССР

У 917345, кл. Н 03 К 17/04, 1980. (54) КОММУТАТОР (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для комму гации асинхронных цифровых сигналов, является дополнительным изобретением к авт.св. N 917345. Цель изобретения повышение точности коммутации путем устранЕния задержки переключения сигналов с выхода первого мультиплексора, достигаемое за счет подключения выхода первого мультиплексора к третьему входу второго элемента И.

Коммутатор содержит мультиплексоры

„„SU„„1497733 А 2

2 .1 и 2, выходы которых соединены с пер выми входами элементов И 3 и 4 соответственно, выход мультиплексора 2 подключен также к первому входу элемента И 5,а выход мультиплексора 1 к третьему входу элемента И 4. Шина

6 управления подключена к второму входу элемента И 5 и входу инвертора

7, выход которого подключен к второму входу элемента И 3 и входу инвертора

8, выход которого соединен с вторым входом элемента И 4. Выходы элементов 3, 4 и 5 соединены с соответствующими входами элемента ИЛИ-HF, 9, выход которого подключен к выходу 10 коммутатора. Лри изменении сигнала с единичного логического уровня на нулевой одновременно на управляющей шине и выходе первого мультиплексора предложенный коммутатор позволяет устранить задержку прохождения сигнала на его выход. 2 ил.

33 4 с выхода мультиплексора 2, а сигналы с выхода мультиплексора 1 на выход коммутатора не поступают. При изменении сигнала управления с единичного уровня на нулевой элемент И 5 закрывается, а элемент И 3 открывается с некоторой задержкой, возникающей за счет прохождения управляющего сигнала через инвертор 7, но вследствие того, что управляющий сигнал проходит через инвертор 8 и поступает на вход элемента И 4 с задержкой 2

Тз„д(т „ — задержка сигнала инвертором ), элемент И 4 блокируется по третьему входу нулевым уровнем с выхода мультиплексора 1. При одновременном изменении напряжения на управлявшей шине 6 и выходе мультиплексора 1 сигнал с его выхода через элементы И 3 и ИЛИ-11Е 9 ггроходит на выход коммутатора без задержки (фиг.2). выхода первого мультиплексора, достигаемое за счет подключения выхода первого мультиплексора к третьему входу второго элемента И.

На фиг.1 представлена функциональная схема коммутатора; на фиг.2 временная диаграмма его работь1. 15

Комммутатор (фиг.1) содержит мультиплексоры 1 и 2, выходы которых соединены с первыми входами элементов И 3 и 4 соответственно, выход мультиплексора 2 соединен также с 20 первым входом элемента И 5, а выход мультиплексора 1 — с третьим входом элемента И 4. Пина 6 управления подключена к второму входу элемента И 5 и входу инвертора 7, выход которого подключен к второму входу элемента

И 3 и входу инвертора 8, выход которого соединен с вторым входом элемента И 4. Выходы элементов 3, 4 и 5 соединены с соответствующими входами элемента ИЛИ-HF, 9, выход которого подключен к выходу 10 коммутатора.

Коммутатор работает следующим образом.

Пусть в исходном состоянии на шину 6 управления поступает уровень логической единицы. В этом случае через элементы И 5 и ИЛИ-НЕ 9 на вы ход 10 коммутатора проходят сигналы

Коммутатор по авт.св. У 917345, 35 отличающийся тем, что, с целью повышения точности переключения, выход первого мультиплексора подключен к третьему входу второго элемента И, 3 14977

Изобретение относится к автомати-, ке и вычислительной технике и может быть использовано для коммутации асинхронных цифровых сигналов.

Цель изобретения — повышение точности коммутации путем устранения задержки переключения сигналов с

Таким образом, подключение выхода мультиплексора 1 к третьему входу элемента И 4 позволяет повысить точность коммутации за счет устрайения задерж-: ки прохождения на выход коммутатора сигнала с выхода этого мультиплексора.

Формула изобретения

1497733

Фиг. z

Составитель СЛ!евцов

Редактор А.Маковская Техред А.Кравчук Корректор И.Горная

Заказ 4456/55 Тираж 884 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.ужгород, ул. Гагарина, 101