Станция локальной сети

2 сопряжения шнн прерывает выполпеите про граееееь! микропроцессором 1 и перевопит ее на обрлботку принятого кадра. Микропроцессор 1 через блок 2 сОпряжения шие! и гр5 ппу 15 штен обращается к блоку 6. считывает сформированный байт coc Tow!II обрабатыва ет принятый калр информации H запускает работу блока соттряжения с ЭВМ.

Для инициализации чтения данных из нулевой страницы блока 5 буферной пямяти н -1ВМ микропроцессор 1, используя блок 2 сопряжения шин и группу 15 шин, обращается к блоку 4 сопряжения с 3ВМ и записывает в него начальный адрес памяти, состоящий из кода нулевой страницы и кода адреса внутри страницы, и затем определеннуя информацию, укаэьтнякатую на необходимость выполнения операции чтения данных и последующей выдачи в ЭВМ.

Факт записи этой информации вызывает появление на выходе блока 4 сопряжении с ЭВМ сигнала прерывания, поступающего по цепи запроса прерывания интерфейса "Общая шина" н СМ

38М. Обрабатывая прерывание, СМ ЗВМ считывает с информационных выходов блока 4 сопряжения с -)BM указанную информацию, которая по шине ?2 данных поступает и СИ ЭВИ. Проянялпзи" роняв эту информацию, СИ ЭВИ запускает блок 4 сопряжения с ЭВИ на выполнение операции чтения памяти.

Блок 4 сопряжения с основной ЗВМ захватывает группу 15 пин, код начального адреса памяти с адресного выхода блока 4 сопряжения с ЭВМ выдается на пину 16 адреса и с шины 16 адреса поступает на адресный вход блока 5 буферной памяти. Затем блок

4 сопряжения с ЭВИ нырабатывает сигнал "Чтение", поступающий на цепь

18,1 шины 18 управления. С этой цепи укаэанный сигнал поступает на управляющий вход блока 5 буферной памяти.

Байт данных, записанный по укаэанному адресу, поступает с информационных выходов блока 5 буферной памяти на шину 17 данных, С шины 17 дашть|х байт данных поступает на информационные входы блока 4 сопряжения с

ЭВМ, записывается и указанном блоке и затем с информационных выходов по шине 22 данных поступает в СМ ЭВИ. В блоке 4 сопряжения с "38M производится увеличение начального адреса памяти ня единицу. Чтение следующих байтов данных из 5 буферной памяти ттроисходит укаэанным образом.

О завершении операции чтения СМ

3ВМ указывает микропроцессору 1 следующим образом, СМ ЭВМ записывает в блок 4 < or.ðÿæeíèÿ с ЭВМ определенную информацию, поступающую на информационные входы блока 4 сопряжения с

ЭВМ с шины 22 данных, Но факту запи78221

1rl си этой информации указанный блок вырабатывает сигнал прерывания, ттоступалций на цепь 18.5 шины 18 управ5 ления и затем с этой цепи поступающий на вход блока 2 сопряжения шин.

Получив сигнал прерывания, блок 2 сопряжения шин прерывает выполнение программы микропроцессором 1 и переводит ее на обработку прерывания.

Обрабатывая прерывание, микропроцессор 1, используя блок 2 сопряже" ния шин и группу 15 шин, считывает указанную информацию из блока 4 сопряжения с ЗВМ. В этой информации указано, что данные, поступиншие из моноканала и хранившиеся в нулевой странице, переданы в ЭВМ. Проанализировав эту информацию, микропро2О цессор 1, используя блок 2 сопряжения шин и группу 15 шин, приступает к освобождению нулевой стрянищ1.

Для этого микропроцесоор 1 записывает в блок 8 поиска свободных страниц

25 код нулевой страницы. По факту записи кода в блоке 8 поиска свободных страниц запускается процесс освобождения страницы, в результате выполнения которого нулевая страница в паЗо мяти 10 свободных страниц маркирует" ся как свободная, Таким образом, возможно одновременное и независимое выполнение трех основных процедур в станции: прием

35 очередного кадра иэ моноканала и размещение его в,свободной странице блока 5 буферной памяти; обработка микропроцессором 1 принятых кадров; передача блоком 4 сопряжения с ЗВИ об4> работанных микропроцессором 1 кадров иэ блока 5 буферной памяти в ЗВМ.

Рассмотрена работа станции при поступлении одного кадра данных из моноканала и его передаче н ЭВМ.

45 В реальной работе поток данных, поступающий из моноканала, состоит из нескольких кадров, Указанный мехаIJ низм взаимодействия между блоком 7 блоком 8 поиска свободных страниц, блоком 10 памяти свободных страниц и блоком 5 буферной памяти позволяет производить внепроцессорную запись поступающих кадров данных, обеспечивая получение всех кадров, предназначенных данной станции. Рабочая

55 программа, находящаяся н блоке 3 памяти, реализует определенную систему лротоколон вычислительной сети. Окончание приема каждого кадра данных вы30

11 !4782 зывает прерывание от блока б. Рабо— чая программа формирует очередь из полученных от блока 6 прерььваний, Ряд кадрон, получаемых из моноканала, выполняет служебные функции и не требует передачи в ЭВМ. В промежутках между поступлением кадров пз моноканала рабочая программа выбирает первое в порядке поступления rIpeph)I)Bние из очереди полученных прерь)наний от блока 6 и производит обработ— ку соответствующего ему кадра. Для этого микропроцессор 1, работающий под управлением рабочей программы, 15 через блок 2 сопряжения шин и группу 15 шин получает доступ к странице, номер которой указан в этом прерывании, и считывает определенную информацию. Получив эту информацию, 2О рабочая программа определяет тип кадра (служебный или информационный) .

Ксли кадр инсЬОрмационный, то инициализируется работа блока 4 сопряжения с ЭВМ, и начинается выдача обрабо- 25 танного кадра данных из блока 5 буферной памяти. После выдачи кадра данных в ЭВМ производится освобождение страницы, в которой этот кадр размещен.

Рассмотрим режим выдачи информации из ЭВМ в моноканал.

ЭВМ, имея блок данных для передачи в моноканал, выдает информацию на шину 22 данйых, которая поступает

35 на вход блока 4 сопряжения с ЭВМ.

Затем эта информация записывается в указанный блок. По факту записи этой информации блок 4 сопряжения с ЭВМ вырабатывает сигнал прерыванил, пос- 4р тупающий на цепь 18.5 шины 18 управления, Данный сигнал с цепи 18.5 шины 18 управления поступает на вход блока 2 сопряжения шин. Получив этот сигнал, блок 2 сопряжения шин 45 прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывания. Обрабатывая прерывание, микропроцессор 1, используя блок 2 сопряжения шин и группу 15 шин, производит считывание этой инициативной информации из блока 4 сопряжения с

ЭВМ. Микропроцессор 1, опрецелив по считанной информации наличие в ЭВМ блока данных для выдачи в моноканал, производит следующие действия. Используя блок 2 сопряжения шин и группу 15 шин, записывает в блок 4 сопря21

12 женил с .)!1) 1 .Ia !a.:тх:: );:), )ре с ) B .1лтн р состоящий из н )hrPpa снОбОдной странипы части блока 5 буферной памяти, предназначенной длл приема дапных из ЭВИ, и адреса 1)путри сTparlHITы, и затем записынает определен)о информацию. По факту записи этой информации блок 4 сопрлже))пл с ЭВИ пырабать)нает сигнал прерьваппя, Сигпал преры))алия с p r 1)-;îöа Г)пока «сопряжения с ЭВ1! поступает в к)нну 20 управления а затем с ьее -- в ЭВИ. ОбраGBTbIBÿrr прер))ванне, Э13 .1 считыва)от эту информапи)о которал с выхода блока 4 сопряжения с Э11!! поступает на шину 22 далнь)х r;:;-. атем с нее Is ЗВИ.

По полученной информации ЭВИ определяет что стапцил готовя к заппси данных в блок 5 буферной памяти. ЭВИ выдает на пину 22 данных байт данных.

С пины 22 дап .rьх байт данных поступает н блок 4 сопряжения с ЭВИ. Затем блок 4 сопрлже)п..л с ЭВИ захватывает группу 5 шин, с адресных выходов этого блока на шину 16 адреса поступает начальный адрес памяти, а на шину 17 данных — байт данных, принятый из ЭВИ. Затем блок 4 сопряжения с ЭВМ формирует сигнал "Запись", поступающий с выхода блока на цепь

18.2 шипы 18 управления. На адресный и ин<Ьормационнь)й входы GJIorca 5 буферной памяти поступает адрес ячейки памяти и байт данных с шин адреса 16 и данных 17 соответственно.

При поступлении сигнала Запись" с цепи 18.2 шины 18 упранления на вход блока 5 буферной памяти происходит запись байта данных в блок 5 буферной памяти. В момент окончания операции записи в блеке 4 сопряжения с

ЭВМ происходит увеличение значения начального адреса памяти на единицу, тем самым подготавливается значение адреса памяти для заппси следующего байта данных. Затем блок 4 сопряжения с ЭБИ освобождает группу !5 шин.

За)тись следующих байтон данных происхоцит указанным 0()разом.

После окончания записи данных в ук аз анную страницу блок а 5 буферной памяти ЭВИ помещает на ш)ше 2? данHh)x. информацию, ухазыв а)ощую на окончание записи н эту страницу. Эта ш;— формация с п)ины 22 данных поступает на вход блока 4 сопряжения с ЭВМ и затем записываетсл н нем, ПО факту записи этой информации блок 4 сопря13

147822 женця с ЭВМ вырабатывает сигнал прерывания, поступающий с выхода этого блока на цепь 18.5 шины 18 упранления.

Данный сигнал с цепи 18.5 шины 18

5 управления поступает на вход блока 2 сопряжения шин. Получив этот сигнал, блок 2 сопряжения шин прерын яет выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывания. Обрабатывая прерывание, микропроцессор 1, используя блок ? сопряжения DIHH u группу 15 шин, производит считывание указанной информации из блока 4 сопряжения с ЭВМ. В этой информации содержится номер заполненной страницы блока 5 буферной памяти. Затем микропроцессор 1 обрабатывает принятый блок данных и подготавливает вьдачу его н моноканял. Для этого микропроцессор 1 через блок 2 сопряжения шиц и группу 15 пин записывает н блок 7 значение начального адреса памяти, состоящего из номера страницы, содер- 25 жящей данные, полученные из ЭВМ, и з нач ения длины блока данных. Блок 7, получив эти данные, формирует сигнал наличия данных, предназначенных для ньдячи н моноканал. С выхода блока

7 указанный сигнал поступает на вход блока б. Если блок 6 готов к вьдаче данных н моноканал, то он формирует сигнал запроса чтения. Указанный сигнал с выхода блока 6 посту35 пает на вход блока 7.

Блок 7 захнатывает группу 15 шин, формирует сигнал подтверждения чтения, который с выхода указанного блока поступает на вход блока б.

С адресных выходов блока 7 на шину !

6 адреса поступает первый (цячаль— ный) адрес формируемой последовательности адресов байтов данных. Затем блок 7 формирует сигнал "Чтение", поступающий с выхода указанного блока на цепь 18.1 пины 18 упрявления, С пины б адреса начальный адрес поступает на адресный вход блока 5 буферной памяти. При поступлении на уп

50 равляющий вход блока 5 буферной памяти с цепи 18. 1 шины 18 управления сигнала чтения байт данных, записанный по начальному адресу, поступает с информационных выходов блока 5 бу55 ферцой пямятц ца пину !7 данных. С шины 17 данных байт данных поступает на информационный вход блока 6.

Получив сигцял подтверждения чтеция, 1

14 блок 6 сбрасывает сигнал запроса чтения. Блок 7 сбрасывает сигнал подтверждения чтения. По заднему фронту сигнала подтнерждения чтения байт данных записывается в блок 6. В блоке 7 происходит увеличение значения начального адреса на единицу и уменьшение на единицу значения длины блока. Блок 7 освобождает группу 15 шин. На этом заканчивается обслуживание запроса на чтение байта и блок

7 готов к приему следующего запроса.

Блок 6 начинает побитовую вьдачу принятого байта через приемопередатчик 9 в моцоканал и формирует новйй сигнал запроса чтения, который вызывает следующий цикл н работе блока 7 ° Следующие циклы выполняются также, как указано. После ньдачи всего блока данных блок 7 сбрасывает сигнал наличия данных для выдачи в моноканял и формирует сигнал конца чтения. Указанный сигнал с выхода блока 7 поступает на вход блока 6.

При поступлении этого сигнала блок

6 формирует байт состояния, содержащий информации о нормальном завершении операции вьдачи данных в моноканал и сигнал прерывания, который с выхода блока 6 поступает на цепь 18.6 шины 18 управления.

Сигнал прерывания с цепи 18.6 шины 18 управления поступает на вход блока 2 сопряжения шин. Получив его, блок 2 сопряжения шин прерывает выполнение программы микропроцессором 1 и переводит ее на обработку прерывания от блока 6. Микропроцессор 1 через блок 2 сопряжения шин и группу 15 шин обращается к блоку. 6, считывает сформированный байт состояния, Затем рабочая программа помещает номер освобожденной страницы блока 5 буферной памяти в таблицу свободных страниц, предназначенных для приема данных из ЭВМ. Данная таблица размещается н блоке 3 памяти. !

Блок 2 сопряжения шин обеспечивает энергетическое и логическое сопряжение группы 11 и 15 шин, Блок 2 сопряжения шин обеспечивает доступ микропроцессора 1 к любой странице блока 5 буферной памяти, а также к блоку 4 сопряжения с ЭВМ, блокам 6 . и 7 и блоку 8 поиска свободных страниц. Для нормального функционирования станции необходимо взаимодейст!

Ваются, и код номера страгпгцы, IIoc тупающий с выхода регистра 40 страниц ня и11формациОнный ВхОд Iш1ннОГp форглирователя 41, и код адреса ячейки внутри страницы, поступающий с шины 1? адреса на информационный вход шинного формирователя 38, транслируются на шину 16 адреса группы 15 шин

При выполнении операции записи в блок 5 буферной памяти одновременно с адресных и информационных выходов микропроцессора 1 поступают код адреса ячейки внутри страницы и данные, которые н „-жно записать по данному адресу Е»а шины адреса 12 и данных 1З.соответственно. С шины 13 данных данные поступают на информационный вход гггиггного формирователя

32. На первьпг управляющий вход шинного 1Ьормирователя 32 в течение выполнения цикла записи, как и на управляющий Вход усилителя-передатчика

35 поступает сгггнал разрешения подключения к шине. Затем микропроцессор 1 выдает, сигнал "Запись", поступающий íà IIåïü 14.4 шины 14 управления. С пепи 14.4 сигнал поступает на первый вход элемента Ю1И 33. Сигнал с выхода последнего поступает на второй управляющий вход шинного формирователя 32. 111инный формирователь

32 открывается и данные с выхода его поступают на шину 17 данных I pyIIIIbI ! 5 шин, Сигнал "Запись также поступает на второй вход усилителя-передатчика 35. Усилитель-передатчик 35 транслирует сигнал "Запись" с выхода на выход, так как на первый вход поступает сигнал разрешения подключения к шине, Сигнал с выхода усилителяпередатчика 35 поступает на цепь

18.2 шины 18 управления группы 15 шин. На адресный и информационный входы блока 5 буферной памяти поступают соответственно код адреса ячейки памяти с шины !6 адреса и данные с управляющий вход блока 5 буферной памяти с цепи 18,3 шины 18 управления сигнала происходит запись данных по указанному адресу.

При гзыполнении операции чтения данных из блока 5 буферной памяти выдача адреса„ по которому производится считывание информации, на шину 16 адреса блоком 2 сопряжения шин происходит так же, как для операции записи, Затем микропроцессор 1 ныда! 47822! ние между микропроцессором 1 с одной стороны и блоком 4 сопряжения с ЭБМ, блоком б, блоком 8 поиска свободных страниц и блоком 7, с другой стороны. Это взаимодействие осуществляется посредством регистров, находящихся в указ анных блок ах. Эти регистры через блок 2 сопряжения шин доступны микропроцессору 1, т. е, 10 микропроцессор 1 может записывать в них определенную информацию или считывать определенную информацию, необходимую для обеспечения передачи данных между ЭБМ и монок аналом. 15

Для выполнения операций записичтения с любой страницей блока 5 буферной записи микропроцессор 1 прежде всего обращается к регистру 40 страниц и записывает в него код номе- 20 ра страницы, с которой выполняется операция записи-чтения.

С адресных выхоцон микропроцессора 1 на шину 12 адреса поступает код адреса регистра 40 страниц. С шины 25

12 адреса этот код поступает на вход дешифратора 42 адреса. На первом выходе дешифратора 42 адреса появляется сигнал разрешения занесения, поступающий на первый управляющий вход 30 регистра 40 страниц. К моменту появления сигнала разрешения занесения с информационных выходов микропроцессора 1 на шину 13.данных поступает код номера страницы, с которой ныполня35 ется операция записи-чтения. С шины

13 данных код номера страницы поступает на третий информационный вход регистра 40 страниц, Затем микропроцессор 1 выдает сигнал "Запись", 40 поступающий на цепь 14.6 шинь! 14 управления. Сигнал "Запись" с цепи

14.6 шины 14 управления поступает на второй управляющий вход регистра

40 страниц При пОявлении этОГО сиГ 4 нала код номера страницьг запоминается н регистре 40 страниц; Затем с адресного выхода микропроцессора на шину 12 адреса в течение цикла записи-чтения поступает код адреса ячейки внутри страницы, С шины 12 адреса этот код поступает на вход дешифратора 42 адреса и ингЬормационный вход шинного формирователя

38. На управлягяцие входы шинных формирователей 38 и 41 с второго выхода дешифратора 42 адреса поступает сигнал разрешения подключения к шине.

Иинные формиронатели 38 и 41 открышины 17 данных. При поступления на

1 478221 ет сигнал "Чтение", поступающий на цепь 14.2 шины 14: управления. В указанной цепи сигнал поступает на второй вход усилителя-передатчика 34.

Усилитель-передатчик 34 открывается и сигнал с его выхода поступает на цепь 18.1 шины 18 управления группы

15 шин. На адресный вход блока 5 буферной памяти поступает адрес с ши- 10 ны 16 адреса. При поступлении на вход блока 5 буферной памяти сигнала с цепи 18.1 шины 18 управления данные, записанные по указанному .адресу, поступают с информационных выходов блока 5 буферной памяти на шину 17 данных. С шины 17 данных данные поступают на информационный вход регистра 30. Сигнал "Чтение" с цепи

14.2 шины 14 управления также поступает на первый вход элемента 3ШИ 31.

Сигнал с выхода элемента 33!131 31 поступает на управляющий вход регистра

30. По этому сигналу данные, поступающие на информационный вход регистра 25

30, запоминаются в нем, Сигналы с выхода регистра 30 поступают на информационный вход шинного Формирователя 29, на первый и второй управляющие входы которого поступают сигнал 30 разрешения подключения к шине и сигнал с вихода элемента ИЛИ 31 соответственно, 133инный формирователь 29 открывается и данные поступают на ши.ну 13 данных, а затем с нее — на ин- 35 формационный вход микропроцессора 1.

При выполнении операции записи данных в регистр, находящийся. капример, в блоке 8 поиска свободных страниц, блок 2 сопряжепия шин работает следующим образом, Одновременно с адресного и информационного выходов микропроцессора 1 поступают код адреса регистра и даннйе, которые нужно записать в этот регистр, на шины 45 адреса 12 и данных 13 соответственно.

С шины 12 адреса код адреса регистра наступает на вход дешифратора 42 адреса и информационный вход шинного формирователя 38, Сигнал разреше ф ния подключения к шипе с второго выхода дешифратора 42 адреса поступает на управляющий вход шинного формирователя 38, который открывается. Код адреса регистра с информациснного входа шинного формирователя 38 транслируется на шину 16 адреса группы 15 шин. Затем микропроцессор 1 выдает сигнал "Запись", поступающий на цепь

14,6 шины 14 управления, Сигнал с цепи 14.6 поступает на второй вход элемента ИЛИ 33, сигнал с выхода ко-. торого поступает на второй управляющий вход шинного формирователя 32, на первый управляющий вход которого поступает сигнал разрешения подключения к шине. Шинный формирователь

32 открывается и данные с его выхода поступают на шину 17 данных группы 15 шин. Сигнал с цепи 14.6 поступает на второй вход усилителя-передатчика 37, на первый вход которого поступает сигнал разрешения подключения к шине. Усилитель-передатчик 37 открывается и на его выходе появляется сигнал, поступающий на цепь 18.1 шины 18 управления группы

15 шин. На адресный и информационный входы блока 8 поиска свободных страниц поступают соответственно код адреса регистра с шины 16 адреса и данные с шины 17 данных. При поступлении на вход блока 8 поиска свободных страниц сигнала с цепи

18.4 шины 18 управления происходит запись данных в регистр блока 8 поиска свободных страниц.

При выполнении операции чтения регистра, находящегося, например, в блоке 6, блок 2 сопряжения шин работает следующим образом. С адресного выхода микропроцессора 1 на шину 1? адреса поступает код адреса регистра, а с шины 12 адреса код адреса — на вход дешифратора 42 и информационный вход шинного формирователя 38. Сигнал разрешения подключения к шине с второго выхода дешифратора 42 адреса поступает на уп-, равляющий вход шинного формирователя

38, который открывается. Код адреса регистра с информационного входа шинного формирователя 38 транслируется на шину 16 адреса группы 15 шин.

Затем микропроцессор 1 выдает сигнал "Чтение", поступающий на цепь

14.5 шины 14 управления. Сигнал с цепи 14.5 поступает на второй вход усилителя-передатчика 36, на первый вход которого с второго выхода,це.шифратора 42 адреса поступает сигнал разрешения подключения к шине. Усилитель-передатчик 36 открывается.

Сигнал с его выхода поступает на цепь 18.3 шины 18 управления группы

15 шин, 33а адресный вход блока 6 поступает код адреса регистра с ши21 20 систему протоколов вычислительной сети. Блок ? сопряжения шин занимает группу 15 гп|п только на время выполнения одной или нескольких операций записи †чтен, т.е, группа 15 шин практически используется только для передачи данных между моноканалом и основной ЗВМ, что позволяет существенно увели-пп ь пропускную способность станции, При выполнении рабочей программы, за исключением моментов обращения микропроцессора

l к страницам блока 5 буферной памя ти и регистрам блоков 6 станции, обмен командами и данными между hGBcpo» процессором 1 и блоком 3 памяти происходит по группе 11 ппш, Блок 8 поиска своб одных стра пи, IlccloJIE 3уя блок 10 памяти свободных страниц, совместно с блоком 7. обеспечивает

14782

Таким образом, блок 2 сопряжения шин обеспечивает доступ микропроцессора 1 к любой странице блока 5 буферной памяти и регистрам, находящим- 55 ся в блоках станции, для получения определенной информации, необходимой для нормального выполнения рабочей программы, реализующей определенную ны 16 адреса. При поступлении на вход блока 6 сигнала с цепи 18,3 шины 18 управления содержимое регистра с информационного выхода блока 6

5 поступает на шину 17 данных. С шины

17 данных данные поступают на информационный вход регистра 30. Сигнал

"Чтение" с цепи 14.5 шины 14 управления также поступает на второй вход элемента ИЛИ 31„ а затем на управляю-. щий вход регистра 30, Поэтому сигналу данные, поступающие на информационный вход регистра 30, запоминаются в нем. Сигналы с выхода регистра 30 поступают на информационный вход шинного формирователя 29, на первый и второй управляющие входы которого поступают сигнал разрешения подключения к шине и сигнал с выхода элемента

ИЛИ 31 соответственно. Шинный формирователь 29 открывается, данные поступают на шину 13 данных и затем на информационный вход микропроцессора 1.

Запросы прерывания от блока 4 соп- Z5 ряжения с ЗВМ и от блока 6 поступают в узел 39 прерывания, который фиксирует наиболее приоритетный в настоящий момент запрос прерь вания.

Затем формирует сигнал, который с выхода узла 39 поступает на цепь

14.3 шины управления. Получив сигнал прерывания, микропроцессор 1 формирует сигнал подтверждения прерывания, поступающий на цепь 14.1 шины

14 управления, Сигнал с цепи 14.1 шины 14 управления поступает на вход узла 39. При получении сигнала с информационного выхода узла 39 на шину 13 данных поступает код, соответствующий номеру наиболее приоритетного прерывания. С шины 13 данных этот код затем поступает на информационный вход микропроцессора 1. В результате этого идентифицируется вы45 давший прерывание блок и управление передается соответствующей программе об служив ания прерыв ания . Об раб атыв ая прерывание, микропроцессор 1 производит чтение регистра идентифицируе50 мого блока. запись кадров да гны, получаемых иэ моноканала, в блок 5 буферной памяти.

Блок 8 поиска свободных страниц совместно с блоком 7 прямого доступа в память формируют последовательность адресов блока 5 буферной памяти,. в которых разместятся байты данных, сформированные блоком 6 из кадра, по" лучаемого из моноканала. Код адреса ячейки памяти состоит из двух частей: кода адреса внутри единицы, сформированного блоком 7 и поступающего на цепи младших разрядов шины

16 адреса, и кода номера страницы, сформированного блоком 8 поискасвободных страниц и поступающим на цепи старших разрядов шин 16 адреса.

Кадр данных, получаемый из моноканала, размещается в свободной странице части блока 5 буферной памяти, предназначенной для приема данных иэ моноканала. В блоке 10 памяти сво ".; бодных страниц хранится информация о наличии свободных страниц, Блок 8 поиска свободных страниц работает следующим образом. По отрицательному импульсу сброса при включении питания станции по входу сброса устанавливается в исходное (нулевое,i состояние триггер 45, по установочному входу устанавливается в единичное состояние триггер 49.

Отрицательный импульс сброса также поступает на входы элементов НЕ 51 и

И 54. При этом на выходе элемента

И 54 формируется отрицательный имПри получении от блока 6 по цепи

26д отрицательного импульса конца записи, сообщающего блоку 8 поиска свободных страниц о завершении записи в блок 5 буферной памяти, устанавливается в единичное состояние триггер 45. Одновременно этот импульс устанавливает в нулевое состояние триггер 49, Сигнал, равный единице, с прямого выхода триггера 45 поступает на второй вход элемента

И-НЕ 55, а также на второй вход формирователя 53, запуская его. На выхо; де формирователя 53 формируется положительный импульс, который поступает на вход элемента И-HF. 55. На выходе элемента И-НЕ 55 появляется отрицательный импульс, поступающий на вход элемента И 60 на другой вход которого поступает сигнал, равный единице, 40

55

21 !

47832 пульс, поступающий на вход сброса регистра 47 номера освобождаемой страницы и устанавливающий регистр 47 номера освобождаемой страницы в исход5 ное состояние. На выходе элемента

Ш . 51 формируется положительный им" пульс. Этот импульс поступает на вход сброса счетчика 57 и устанавливает его в исходное,(нулевое) состояние. 10

По окончанию действия отрицательного импульса сброса с прямого выхода триггера 49 по цепи 26, на вход блока

6 поступает сигнал, равный единице и указывающий о наличии свободной страницы в блоке 5 буферной памяти.

Содержимое (код пулевой страницы) счетчика 57 номера страницы по цепям

26 поступает на вход блока 6. Наличие этих сигналов является необходимым и достаточнь.м условием для записи в свободной (нулевой) с границе блока 5 буферной памяти кадра данных, поступающего из канала.

Содержимое счетчика 57 номера страницы также поступает на информа». ционные входы шинного формирователя

58, информационные выходы которого подсоединены к цепям старших разрядов шины 16 адреса. Содержимое счетчика 57 номера страницы транслируется на информационные выходы шинного формирователя 58, т.е, поступает на шину 16 адреса, только при появлении сигнала подтверждения записи, вырабатываемого блоком 7 при выполнении

35 операции записи байта данных в блок

5 буферной памяти, 1

23 с инверсного выхода формирователя

50. На выходе элемента И 60 появляется отрицательный импульс загиси в блок 10 памяти свободных страниц, который по цепи 28.1 поступает на вход записи блока 10 памяти свободных страниц. Сигнал с выхода регистра 47 поступает на первый управляющий вход мультиплексора 59 и управляет коммутацией сигналов, поступающих на информационные входы мультиплексора 59. Единичное значение сигнала на выходе регистра 47 (номера освобождаемой страницы), являющееся следствием действия отрицательного импульса сброса, позволяет поступить содержимому (коду нулевой страницы ) счетчика 57 номера страницы на выход мультиплексора 59. По цепям

284 код адреса нулевой страницы, только что заполненной поступившим из моноканала кадром данных, поступает на адресшы вход блока 10 памяти свободных страниц. По цепи 28.2 на вход блока 10 памяти свободных страниц поступает сигнал, равный единице, с прямого выхода триггера 45, По отрицательному импульсу на выходе элемента И 60 происходит запись единицы в ячейку памяти блока 10 памяти свободных страниц, код адреса которой (код нулевой страницы) установлен на адресном входе блока 10 памяти свободных страниц, Таким образом, нулевая страница в блоке 10 памяти свободных страниц помечается как занятая.

Выход элемента И-ЙЕ 55 соединен с С-входом триггера 45 и входом элемента И 48. По заднему положительному фронту отрицательного импульса на выходе элемента И-НК 55 триггер 45 перебрасывается в нулевое состояние.

Кроме того, на выходе элемента И 48 устанавливается сигнал, равный единице, так как на второй вход его поступает сигнал, равный единице, с выхода элемента И-HR 56. В результате этого сигнал на выходе элемента И 52 изменяет слое значение с нуля на единицу. Сигнал с выхода элемента И 52 поступает на счетный вход счетчика

57 номера страницы, а также на первый вход формирователя 53. Положительный (передний фронт) этого сигнала. изменяет содержимое счетчика 57 номера странипы на единицу, т.е. в счетчике 57 номера страницы уже cogep24

23

1 478221 жится код (следующий) первой страницы, который по цепям 28» поступает на адресный вход блока 10 памяти свободных страниц. Одновременно поло5 жительный фронт этого сигнала запускает по первому входу формирователь

53. Выход формирователя 53 соединен с первым входом элемента И-НЕ 56,на второй вход которого поступает единичное значение сигнала с инверсного выхода триггера 45. На выходе элемента И-НЕ 56 формируется отрицательный импульс, который поступает на синхровход триггера 49 и вход элемен- 5 та И 48, а также по цепи 28.3 - на вход чтения блока 10 памяти свободных страниц. Код, следующий по порядку первой страницы, уже находится на адресном входе блока 10 памяти 20 свободных страниц. При поступлении на вход чтения блока 10 памяти свободных страниц отрицательного импульса

1 с цепи 28.3 информация, записанная н ячейке памяти, код адреса (код номера страницы) которой уже находится на адресном входе, поступает на выход блока 10 памяти свободных страниц. Сигнал на выходе блока 10 памяти свободных страниц равен нулю, 30 если страница, код номера которой установлен на адресном входе блока

10 памяти свободных страниц, свободна, и равен единице, если страница заполнена данными иэ моноканала. Пер- 35 вая страница еще не заполнялась данными из моноканала, поэтому значение указанного сигнала равно нулю..Сигнал с выхода блока 10 памяти свободных страниц по цепи 27 поступает íà 40 вход элемента HF. 44. Выход элемента

44 соединен с входом триггера 49, т.е. на вход триггера 49 поступает сигнал, ранный единице..По окончании отрицательного импульса на выходе 45 элемента И-НЕ 56 по его заднему положительному фронту по синхронходу триггер 49 изменяет свое состояние, т,е. на его прямом выходе появляется сигнал, равный единице. Таким образом, с прямого выхода триггера

49 по цепи 26.1 на нход блока 6 поступает сигнал, равный единице и указывающий блоку б о наличии свободной (перной) страницы н блоке 5 буферной памяти. Содержимое (код первой страницы) счетчика 57 (номера страницы) по цепям 26 и также поступает на вход блока 6. Наличие этих сигналов указывает на готовность станции к записи следующего кадра данных, поступающего из моноканала, в свободную первую страницу блока 5 буферной памяти..

В том случае, если первай страница уже заполнена, то по окончании отрицательного импульса на выходе элемента И-НЕ 56 триггер 49 не изменяет своего состояния, так как на его вход с выхода элемента НЕ 44 поступает сигнал, равный нулю. В результа те этого сигнал на выходе элемента

И 52 изменяет свое значение с нуля на единицу. Положительный (передний) фронт этого сигнала изменяет содержимое счетчика 57 на единицу, т.е. в счетчике 57 содержится код следую щей (второй) страницы. Одновременно положительный фронт этого сигнала запускает по первому входу формирователь 53, тем самым повторяя цикл чтения ячейки памяти блока 10 памяти свободных страниц, код адреса (код номера второй страницы) которой уста новлен на адресном входе блока 10 памяти свободных страниц. Цикл чтения ячеек блока 10 памяти свободных страниц может быть произведен несколько раз до тех пор, пока не найдется свободная страница.

;После выдачи в 3ВМ кадра данных, полученного из моноканала и з а,писанного, например, в нулевую страницу, микропроцессор 1 выполняет освобождение нулевой страницы. Микропроцессор 1, используя блок 2 сопряжения шин, выдает на нину 16 адреса код адреса регистра 47 номера освобождаемой страницы.

С шины 16 адреса код адреса поступает на адресный вход дешифратора 43 адреса, затем на первый вход элемента ИЛИ-HF. 46, на второй вход которого поступает сигнал с цепи 18.4-шины 18 управления. К моменту поступления сигнала с цепи 12.4 на шине 17 данных уже установлен код номера освобождаемой (нулевой) страницы, поступающий с шины 17 данных на информационный вход регистра 47 номера освобождаемой страницы. При поступлении сигнала с цепи 18.4 шины 18 управления сигнал на выходе элемента

ИЛИ-HF. 46 меняет свое значение с нуля на единицу. Сигнал с выхода элемента ИЛИ-НЕ 46 поступает на синхровход регистра 47. По положительно25

1478221 му переднему фронту этого сигню а код освобождаемой (нулевой) страницы записывается в регистр 47. Факт записи вызывает изменение сигнала на первом выходе регистра 47. Сигнал на первом выходе регистра 47 становится равным нулю, в результате этого содержимое регистра 47 номера освобож" даемой страницы, поступающее на инфор 10 мационный вход мультиплексора 59, транслируется на его выход и затем по цепям 28 > поступает íà адресный вход блока 10 памяти свободных стра ниц, Изменение сигнала с единицы на 15 нуль на первом выходе регистра 47 запускает формирователь 50. Отрицательный импульс с выхода формирователя 50 поступает на вход элемента

И 60. На выходе элемента И 60 появля- 20 ется отрицательный импульс, который по цепи 28.1 поступает на вход записи блока 10 памяти свободных страниц.

На информационный вход блока 10 памяти свободных страниц поступает снг- 25 нал, равный нулю, так как триггер 45 установлен в исходное (нулевое состояние). При поступлении отрицательного импульса на вход записи блока 10 памяти свободных страниц в ячейку, па- З0 мяти, код которой (код нулевой осво". бождаемой страницы) поступает на адресный вход, записывается нуль, т.е. занятая прежде нулевая страница маркируется как свободная.

После. окончания отрицательного импульса, сформированного формирователем 50, на выходе элемента 62 появляется сигнал, равный нулю. Этот сигнал поступает на второй вход элемен- 40 та И 54, на выходе которого . появляется сигнал, равный нулю и поступающий на вход сброса регистра 47 номера освобождаемой страницы. Регистр

47 номера освобождаемой страницы

45 сбрасывается и на первом выходе era устанавливается сигнал, равный единице. Блок 8 поиска свободных страниц возвращается в исходное состояние. 50

Таким образом, блок 8 поиска свободных страниц совместно с блоком 10 памяти свободных страниц без вмешательства микропроцессора 1 обеспечивает В промежутках Времени .Между поступлениями кадров данных из моноканала быстрый поиск свободной страницы для записи в нее следующего кадра данных.

Блок 6 сопряжения с каналом связи обеспечивает прием кадра, поступающего из моноканала через приемопередатчик 9, и выдачу кадра данных из блока 5 буферной памяти через приемопередатчик 9 в моноканал.

Узел приема кадра связан с приемником приемопередатчика 9 двумя 1reпями: по одной цепи от приемника поступают двоичные данные, по второй цепи поступают тактовые сигналы, сопровождающие двоичные данные.

Каждый кадр данных, поступающий из моноканала, содержит преамбулу, располагающуюся в начале кадра.

Преамбула представляет собой код

10101010, повторяющийся восемь раз.

За преамбулой следует специальное поле, называемое ограничителем начала кадра (ОНК) и имеющее вид 10101011.

За 0НК следует адрес получателя (станции). Адрес станции имеет длину

6 байт. 3а адресом станции далее идут информационные биты.

Как только приемник приемопередатчика 9 обнаружит передачу в моноканале, то он начинает прием кадра. Приемник начинает принимать преамбулу, Преамбула необходима для того, чтобы приемник приемопередатчика 9 достиг устойчивого рабочего состояния. В результате приема кадра на последовательный вход сдвигового регистра

63 поступают биты данных, а на синхровход — тактовые импульсы. Занесение и сдвиг битов данных в сдвиговой регистр 63 происходит по переднему положительному фронту каждого тактового импульса. После приема восьми бит сдвиговый регистр 63 заполняется.

С. выхода этого регистра код, принятый из моноканала, поступает на информационный вход регистра 78 данных, а также на селектор 70 начала кадра. Селектор 70 является комбинационной схемой, построенной на эле.-. ментах И и HF предназначенной для определения кода 10101011, содержащегося в сдвиговом регистре 63 и указывающего на начало поступления информационных битов, после его приема. Как только указанная схема обнаружит, что содержимое сдвигового регистра 63 код 10101011 то на его выходе появляется сигнал, равный единице и поступающий на вход триггера

74 приема адреса. Тактовые импульсы поступают на вход элемента HF. 66, с

27

28 !

47822!

55 выхода которого иннертированчые TRriтовые импульсы поступают на си»хровход триггера 74 приема адреса. Как только на выходе селектора 70 поянится сигнал, равный единице, то по положительному (заднему) фронту последнего инвертированного тактового импульса триггер 74 устанавливается в единичное состояние, а на его инверсном выходе появляется сигнал, равный нулю. Этот сигнал посгупает на входы сброса счетчика 64 бнт и счетчика 65 байт., и разрешает подсчет числа бит, поступающих после установки триггера 74. Счетчики бит

64 и байт 65 осуществляют битовую и байтоную синхронизацию поступающих из моноканала данных. Адрес станции имеет длину 6 байт, т.е, 48 бит, Счетчики бит 64 и байт 65 дол сны произвести подсчет 48 тактовых импульсов для того, чтобы определить совпадает ли адрес получателя, содержащийся в принимаемом кадре, с собственным адресом станции, Собственный адрес станции содержится в памяти 72. По переднему положительному фронту каждого тактового импульса происходит модификация содержимого счетчиков бит 64 и байт 65 на единицу. Модифицирова»ное значение счетчиков бит 64 и байт 65 сохраняется до прихода следующего тактоного импульса и является двоичным эквивалентом номера текущего бита, Содержимое счетчиков бит 64 и байт

65 поступает на адресный вход памяти 72, На выходе памяти 72 появляет- . ся значение текущего бита присвоенноro номера станции. Сигнал с выхода памяти 72 поступает на первый вход схемы 77 сравнения, на второй вход которой поступает сигнал с первого выхода сдвигоного регистра 63. Если значения текущих битов на нходах схемы 77 сравнения совпадают, то на выходе указанной схемы сигнал равен

1 нулю. Гсли значения текущих битов на входах схемы 77 сравнения»е совпадают, то на выходе указанной схема> появляется сигнал, равный единице, Сигнал с выхода схемы 77 сран»е»ия поступает на вход триггера 83. Гсли сигнал на входе триггера 83 ранен единице, то по заднему положительному фронту последнего тактового импульса триггер 83 устанавливается в единичное . состояние. На инверсном г

35 выходе этого триггера устанавливается сигнал, равный нулю, Этот сигнал поступает на вход триггера 85. По достижению счетчиком 65 байт позиции

"48п импульсов на выходе элемента

И 73 сигнал становится равным единице, Он поступает »а вход триггера

85 приема информации. Так : как на вход триггера 85 приема информации поступает сигнач, равный »улю, то при появлении сигнала па синхронходе сос тоя»пе триггера 85 приема информации не изменяется. Таким образом, при песовпадении адре< а, поступающего из моноканала, с собстненным адресом ста»ции (трпггер 83 установлен в ецинпчное состояние) происходит прием информации и сднпговой регистр

63, »о запись пригцгмаемых данных в блок 5 буферной п",;ìÿòII не осуществляется. Триггер 74 приема адреса и триггер 83 согпадения адреса установлены н едипич»ое состояние в течение приема кадра. Схема определения конца приема кадра, выполненная на формирователях 80 и 82, следит за наличием тактовых импульсов. При отсутствии тактовых импульсон на запускающем входе формирователя 80 в течение длительности трех тактовых импульсов на выходе формирователя 80 формируется отрицательный импульс, запускающий формирователь 82. На выходе формирователя 82 формируется отрицательный импульс, поступающий на входы сброса триггера 83 и триг-. гера 74 и устанавливающий их в исходное (нулевое состояние), Если адрес станции, поступивший из моноканала, совпадает с собственным адресом станции; то состояние триггера 83 не изменится, т,е. на его инверсном ныходе останется сигнал, равный единице. ITo достижению счетчиком 65 байт позиции "48" .импульсон па выходе элемента И 73 сигнал изменит свое значение с нуля на единицу, По положительному фронту этого сигнала триггер 85.установится н единичное состояние, так как на его вход поступает сигнал, равный. еци»ице. После установки в единичное состояние триггера 85 начинается процесс записи информации н блок 5 буферной памяти. Запись информации осуществляется блоком приема кадра совместно с блоком 7 и блоком 8 поиска свободных страниц, Биты дан29

147822)

5

15

25

55 нык, поступающие после адреса станции, заносятся в сдвиговой регистр

63 и сдвигаются там по каждому тактовому импульсу. Одновременно тактовые импульсы поступают на вход счетчика 64 бит. Как только содержимое счетчика 64 бит станет равным

"7" (принято семь бит данных), на выходе элемента И 69 сигнал изменит свое значение с нуля на единицу.

Этот сигнал поступает на третий вход элемента И 88, на второй вход которого поступает сигнал, равный единице, с прямого выхода .триггера

85. При поступлении на первый вход элемента И 88 следую. чего (восьмого) тактового импульса сигнал на выходе элемента И 88 изменит свое значение с нуля на единицу. Укаэанный сигнал поступает на синхровходы регистра

78 данных и триггера 87 запроса записи. По положительному фронту этого сигнала восьмибитовый код данных, находящийся в сдвиговом регистре 63 . и поступающий на информационный вход регистра,78 данных, записывается в регистре 78 данных, а также устанавливается в единичное состояние триггер 87, так как на его. вход с выхода блока 8 поиска свободных страниц по цепи 26.1 поступает сигнал, равный единице и указывающий на наличие свободной страницы в блоке 5 буферной памяти. Сигнал запроса записи с инверсного выхода триггера 87 по цепи 25.1 поступает на вход блока 7.

Получив сигнал запроса записи, блок

7 осуществляет захват группы 15 шин и вырабатывает отрицательный сигнал подтверждения записи, который по цепи 25.2 поступает на вход элемента HF 84. Единичный сигнал с выхода элемента HF. 84 открывает шинный формирователь 81, и содержимое регистра 78 данных, поступающее на информационный вход шинного формирователя 81, выдается на шину 17 данных. Блок 7 осуществляет запись этого байта в блок 5 буферной памяти, При поступлении отрицательного сигнала запроса записи триггер 87 устанавливается в исходное состояние. По завершению записи байта данных в блок 5 буферной памяти в блоке 7 сигнал подтверждения записи становится. равным единице, в результате шинный формирователь 81 закрывается. Параллельно с этим происходит прием следующих битов данных в сдвиговой регистр 63 и подсчет числа принятых битов в счетчике 64 бит. Как только содержимое счетчика 64 бит станет равным "7", указанный процесс записи следующего байта данных в блок 5 буферной памяти повторится. И так продолжается до тех пор, пока схема определения конца приема кадра не определит конец кадра. В результате этого на инверсном выходе формирователя 82 сформируется отрицательный импульс конца записи, который установит в исходное состояние триггеры 74 и 83. Указанный отрицательный импульс конца записи по цепи 25.3 поступает в блок

7. По этому сигналу в блоке 7.восста" навливается значение начального адреса внутри страницы. На прямом выходе формирователя 82 сформируется положительный импульс, который поступает на вход элемента И-HF. 89, на второй вход которого поступает сигнал, равный единице, с прямого выхода триг"гера 85. На выходе элемента И-HE 89 появляется сигнал конца записи, равный нулю. Этот сигнал с. выхода элемента И-HF. 89 по цепи 26.2 поступает в блок 8 поиска свободных страниц и запускает в нем механизм маркирования занятой принятым кадром страницы и поиска свободной страницы. Отрицательный импульс с инверсного выхода формирователя 82 поступает на первый вход элемента И-НЕ 86, на выходе которого появляется положительный импульс, поступаюший на синхровход регистра 68 состояния. На управляющий вход мультиплексора 93 поступает сигнал, равный единице, с прямого выхода триггера 85, В результате этого код номера страницы, поступающий по цепи 26., с выхода блока 8 поиска свободных страниц на первый информационный вход мультиплексора 93, и сигнал, равный единице, с прямого выхода триггера 85 транслируется на выход мультиплексора 93. Полученный, таким образом, код поступает на информационный вход регистра 68 состояния, При поступлении на синхровход регистра 68 состояния положительного импульса с выхода И-НЕ 86 этот код записывается в регистр 68 состояния, Одновременно положительный импульс с выхода элемента И-НЕ 86 устанавлива+1 ет в единичное состояние триггер 75.

Сигнал, равный единице, с прямого

147822I

32 выхода триггера 75 поступает на вход усилителя-передатчика 76, на выходе которого формируется сигнал прерывания по концу записи кадра, который по цепи 18.5 шины 18 управления поступает в блок 2 сопряжения шин. Положительный импульс с выхода элемента И-HF. 86 также поступает на вход элемента НЕ 90 ° На выходе элемента НЕ 90 появляется отрицательный импульс, который поступает на вход сброса триггера 85 и сбрасывает триггер 85 в исходное (нулевое) состояние.

Получив сигнал, прерывания, блок

2 сопряжения шин прерывает выполнение программы микропроцессором 1 и переводит ее на обработку принятого прерывания. Обрабатывая принятое прерывание, микропроцессор 1, используя блок 2 сопряжения шин, .выполняет следующие действия. С адресных выходов блока 2 сопряжения шин на шину 16 адреса выдается код адреса регистра 68 состояния. С шины 16 адреса код адреса поступает на адресный вход дешифратора 92 адреса.

Сигнал с выхода дешифратора 92 адреса поступает на второй вход элемента ИЛИ-НЕ 67, на первый вход которого затем поступает сигнал с цепи

18.3 шины 18 управления, При поступлении сигнала с цепи 18.3 шины 18 управления сигнал на выходе элемента И-НЕ 67 меняет свое значение с нуля на единицу. Сигнал с выхода элемента ИЛИ-НЕ 67 поступает на управляющий вход шинного формирователя

71. Содержимое регистра 68 состояния, поступающее на информационный вход шинного .. формирователя 71, транслируется на его выход. С его выхода сформированный байт состояния поступает на шину 17 данных, затем в блок 2 сопряжения шин. Сформированный байт состояния содержит информацию о нормальном завершении операции запиги кадра и номере заполненной страницы блока 5 буферной памяти.

Сигнал с выхода элемента ИЛИ-HE

67 также поступает на вход элемента

НЕ 91. Отрицательный сигнал с выхода элемента HE 91, поступающий на вход сброса триггера 75 прерывания устанавливает его в исходное (нулевое) состояние.

55

Кадр данных, выдаваемый через передатчик приемопередатчика 9 в моноканал, должен содержать преамбулу, ограничитель начала кадра, за которы ми следуют биты данных, первые 48 из которых представляют собой адрес получателя.

Блок выдачи кадра формирует кадр из блока данных, предназначенных для выдачи в моноканал, т.е. формирует преамбулу, ограничитель начала кадра, за KOTopbM затем следуют данные, получаемые из блока 5 буферной памяти.

При наличии в блоке 5 буферной памяти данных, полученных от основной ЭВМ и предназначенных для выдачи в моноканал, микропроцессор 1 через блок 2 сопряжения шин и группу

15 шин записывает в блок 7 значение начального адреса памяти и значение с длины блока. Блок 7, получив эти данные, формирует сигнал наличия данных. Этот сигнал по цепи,25.5 поступает на синхровход триггера 98.

По положительному фронту сигнала наличия данных триггер 98 устанавливается в единичное состояние. После установки в единичное состояние триггера 98 на оба входа элемента И 99 поступают сигналы, равные единице.

Сигнал с выхода элемента И 99 является сигналом запроса чтения, Сигнал запроса чтения по цепи 25.7 поступает на вход блока 7. Блок 7 захватывает группу 15 шин, выполняет операцию. чтения памяти и формирует сигнап подтверждения чтения, который с выхода указанного блока по цепи 25.4 поступает на синхровходы регистра 95 данных и триггера 96.

Считанный из блока 5 буферной памяти байт данных с шины 17 данных поступает на информационный вход регистра 95 данных. При поступлении по це" пи 25.4 сигнала подтверждения чтения байт данных заносится в регистр 95, данных и одновременно устанавливается в единичное состояние триггер 96.

Сигнал, равный нулю,. с инверсного выхода этого триггера поступает на первый вход элемента И 99. Сигнал на выходе элемента И 99 становится равным нулю. Байт данных хранится в регистре 95 данных до момента окончания выдачи преамбулы и ограничителя начала кадра в передатчик приемопередатчика 9.! 478221

Однонременпо с этим начинается выдача преамбулы кадра. На инверсном выходе триггера 98 появляется сигнал, равный нулю. Этот сигнал поступает на входы сброса счетчика 100 бит и счетчика 101. Содержимое счетчика

100 бит и счетчика 101 равно нулю, так как до поступления сигнала наличия данных на их входы сброса поступал сигнал, равный единице с инверсного выхода триггера 98, Сигнал, равный нулю, с первого выхода счетчика

100 бит поступает на первый вход элемента И-НГ 105, на второй вход 15 которого поступает сигнал, равный единице, с выхода элемента И-НЕ 103.

На выходе элемента И-НЕ 105 сигнал равен единице и поступает на первый информационный вход мультиплексора 20

111. Так как триггер 106 еще не установлен, то сигнал, равный нулю, с прямого вйхода этого триггера поступает на управляющий вход мультиплексора 111 и разрешает прохожде- 25 ние единичного сигнала с первого . информационного входа на выход мультиплексора 111,. Сигнал с выхода мультиплексора поступает в передатчик приемопередатчика 9. Как только триг- ЗО гер 98 установится в единичное состояние, то на второй вход элемента

И 110 поступит сигнал, разрешающий прохождение тактовых импульсов, поступающих на второй вход этого элемента, на выход элемента И 110. Сигнал на выходе мультиплексора lll представляет собой первый бит преамбулы и при появлении первого же тактового импульса на выходе элемента 40

И 110 этот бит в сопровождении тактового импульса поступит в передатчик приемопередатчика 9. Тактовые импульсы с выхода элемента И 110 поступают в передатчик приемопередатчика 9. 45

Одновременно первый тактовый импульс после установки в единичное состояние триггера 98, поступающий на последовательный вход счетчика

100 бит, производит модификацию содержимого счетчика 100 бит, на первом выходе которого после первого тактового импульса появится сигнал, равный единице. Этот сигнал поступает на первый вход элемента И-III . 105, на выходе которого появляется сигнал, равный нулю, так как сигнал на выходе элемента И-НГ 103 не изменил своего значения. Сигнал, равный нулю, с выхода элемента И-III, 105 поступает на первый информационный вход мультиплексора 111. Нулевой сигнал с первого информационного входа транслируется на выход мультиплексора 111.

При поступлении второго тактового импульса после установки триггера 98 подготовленный второй бит преамбулы, равный нулю, в сопровождении второго тактового импульса поступит в передатчик приемопередатчика 9. При поступлении третьего тактового импульса после установки в единичное состояние триггера 98 с выхода мультиплексора 111 следующий бит преамбулы, равный единице, в сопровождении так тового импульса поступает в передатчик приемопередатчика 9. Таким образом, при поступлении восьми тактовых импульсов на последовательнйй вход счетчика 100 бит с выхода мультиплексора 111 в передатчик приемопередатчика 9 поступит код 10101010; Каждый бит этого кода сопровождается тактовым импульсом, поступающим в передатчик приемопередатчика 9. Как только в счетчике 100 бит содержится число

1l 1У

7, то при поступлении следующего восьмого импульса на последовательный вход счетчика 100 бит по заднему отрицательному фронту сигнала на третьем выходе счетчика 100 бит, поступающему на.последовательный: вход счетчика 101, на первом выходе счетчика 101 установится сигнал, равный единице. Таким образом, счетчик 101 осуществляет подсчет числа октетов (кода 10101010) преамбулы, выданных в передатчик приемопередатчика 9.

После выдачи восьми октетов кода .

10101010 преамбулы на четвертом выходе счетчика 101 устанавливается сигнал, равный единице. После выдачи последнего бита преамбулы начинается выдача ограничителя начала кадра — кода 10101011. Формирование первых битов or раничителя начала кадра. происходит также, как указано. После поступления семи тактовых импульсов ограничителя начала кадра содержимое счетчика 100 бит становится равным

"7", поэтому на выходе элемента И

102 появляется сигнал, равный единице.. Единичный сигнал с выхода элемента И 102 поступает на вход эле- мента И-HE 103, на другой вход которого постугает единичный сигнал с четвертого выхода счетчика 101. На! 478221

36 восходе элемента И-HF 103 появляется сигнал, равный нулю. Этот сигнал поступает на вход элемента И-HF, 1 05.

На выходе элемента И-НЕ 105 устанав-.

5 ливается сигнал, равный единице. При поступлении следующего тактового импульса последний бит ограничителя начала кадра, равный единице, поступит в передатчик приемопередатчика 9. 10

Тактовые импульсы с выхода генератора 97 тактовых импульсов также поступают на вход элемента НЕ ll3. При выдаче последнего бита ограничителя начала кадра на первый вход элемента

ИЛИ-HF. 112 поступает сигнал, равный нулю, с выхода элемента И-НЕ 103.

При поступлении на второй вход элемента ИЛИ-НЕ 11? инвертированного тактового импульса сигнал на выходе этого элемента изменяет свое значение с нуля на единицу, По переднему положительному фронту этого сигнала, поступающего на вход триггера 106, 25 данный триггер устанавливается в единичное состояние, Годержимое регистра 95 данных поступает на информационный вход сдвигового регистра 108, На управляющий вход сдвигового регистра 108 поступает сигнал, равный единице, с выхода элемента И 102, При наличии сигнала, равного единице, на управляющем входе этого регистра при появлении положительного импульса сформированного элементом И 109, па один вход которого поступает единичное значение сигнала с прямого выхода триггера 106 выдачи данных, а на другой вход поступает текущий 40 тактовый импульс, происходит занесение содержимого регистра 95 данных в сдвиговой регистр 108. Одновременно на выходе элемента И-НЕ 107 формируется сигнал, равный нулю. Этот 45 сигнал поступает на вход сброса триггера 96 данных и устанавливает его в нулевое состояние. На выходе элемента И 99 формируется новый сигнал запроса чтения, который вызовет новый цикл чтения памяти блоком 7.

В результате этого следующий байт данного записывается в регистр 95 данных. По следующему тактовому импульсу происходит выдача с выхода сдвигового регистра 108 первого ин— формационного бита, поступающего с второго информационного входа мультиплексора 111 на его выход, в передатчик приемопередатчика 9. Так как сигнал на выходе элемента И 102 становится равен нулю (изменяется содержимое счетчика 98 бит), то по следующему положительному импульсу, сформированному элементом И 109, происходит сдвиг на единицу содержимого сдвигового регистра 108. Го следующим тактовым импульсом второй информационный бит поступит в передатчик приемопередатчика 9. Таким образом, передаются семь информационных битов. После передачи семи информационных битов содержимое счетчика 100 бит становится равным "7", на выходе элемента И 102 сигнал меняет свое значение с нуля на единицу, На вход сдвигового регистра 108 поступает сигнал, равный единице, При поступлении следующего тактового импульса последний восьмой информационный бит передается в передатчик приемопередатчика 9, и затем следующий байт данных, хранящийся в регистре данных 95," запиюется в сдвиговой регистр 108. По каждому следующему тактовому импульсу происходят выдача информационного бита байта в передатчик приемопередатчика 9 и сдвиг информации на один разряд в сдвиговом регистре 108, После выдачи последнего байта кадра, предназначенного для передачи в моноканал, блок 7 сбрасывает сигнал наличия данных и формирует сигнал конца чтения, который по цепи 25,6 поступает в узлы приема кадра 23 и выдачи кадра 24. Отрицательный импульс сигнала конца чтения поступает на второй вход элемента И-HF. 86. На у-правляющий вход мультиплексора 93 поступает сигнал, равный нулю, с прямого выхода триггера 85.. В ре.зультате этого бит, указываиций на заверюение операции чтения и поступающий в узел 23 приема кадра по цепи

94, поступает на информационный вход регистра 68 состояния. На выходе элемента И-HF. 86 при поступлении от-, рицательного импульса конца чтения формируется положительный импульс.

При поступлении положительного фронт та этого импульса на синхровход регистра 68 состояния бит завершения операции чтения заносится в регистр

68 состояния, Одновременно по положительному фронту этого импульса устанавливается и единичное состояние

1478221

45 триггер 75 прерывания ° Далее все происходит так, как в узле приема кадр а. узле выдачи кадра Отрицательный импульс конца чтения поступает на вход элемента HF. 114. С выхода элемента НЕ 114 положительный импульс поступает на первый вход элемента

И-НЕ 104. При достижении счетчиком

100 бит позиции "7" с выхода элемента И 102 на второй вход элемента

И-НЕ 104 поступает сигнап, равный единице. На выходе элемента И-Н1 .

104 появляется отрицательный импульс. 15

Этот импульс поступает на входы сброса триггеров 98 и 106 и устанавливает их в исходное (нулевое) состояние.

Блок 4 сопряжения с ЭВМ предназначен для энергетического и логического 20 сопряжения группы, 15 шип с ЭВМ, имеющей интерфейс "Общая шина" (ОИ)„

ЭВМ, имея блок данных для передачи в моноканал, устанавливает на адресной шине 21 адреса код адреса ре- 25 гистра состояния ° Этот код с шины 21 адреса поступает на адресный вход дешифратора 116 адреса. Сигнал с первого выхода дешифратора 116 адреса поступает на вход элемента И 123; на другой вход которого поступает с цепи 20.1 синхросигнал. Строб, получаемый на выходе элемента И 123, поступая на управляющий вход регистра 125 состояния, записывает в этот регистр данные, поступающие с шины 22 дан-; ных на информационный вход этого регистра, при условии, что сигнал на шине

20.2 равен единице.

По факту записи этой инициативной 40 информации в регистр 125 состояния сигнал на первом выходе этого регистра меняет свое значение с нуля на единицу. Указанный сигнал поступает на вход усилителя-передатчика 1?7 и является сигналом прерывания от

ЭВМ, С выхода усилителя-передатчика

127 сигнал поступает на цепь 18.6 шины 18 управления. Данный сигнал с цепи 18.6 шины 18 управления поступает на вход блока 2 сопряжения шин.

Получив сигнал, блок 2 с;..пряжения шин прерывает выполнение рабочей программы микропроцессором 1 и переводит ее на обработку полученного прерывания. Обрабатывая прерывание, микропроцессор 1, используя блок 2 сопряжения шин и группу 15 шин, производит считывание этой инициативной информации. Для этого с адресных выходов блока 2 сопряжения шин на шину 16 адреса поступает код адреса регистра 125 состояния. С шины 16 адреса код адреса поступает на вход дешифратора 132 адреса. Сигнал с первого выхода дешифратора 132 адреса поступает на управляющий вход шинного форьирователя 124, на информационный вход которого поступает содержимое регистра 125 состояния. Затем с выхода блока 2 сопряжения шин на цепь 18.3 шины 18 управления поступает сигнал "чтение". С цепи 18.3 указанный сигнал поступает на управ-.. ляющий вход шинного формирователя

124. Иинный формирователь 124. открывается. Код, находящийся на информационном входе шинного формирователя 124, транслируется на его выход и поступает на шину 17 данных, с которой этот код поступает в блок 2 сопряжения шин, из блока 2 сопряжения шин — в микропроцессор 1, Микропроцессор 1, определив по полученному коду наличие в ЭВМ блока данных для выдачи в моноканал, используя блок

2 сопряжения шин и группу 15 шин, записывает в блок 4 сопряжения с ЭВМ начальный адрес памяти, состоящий из кода номера свободной страницы части блока 5 буферной памяти, предназначенной для приема данных из

ЭВМ, и кода адреса внутри страницы.

Для этого с адресных выходов блока

2 сопряжения шин на шину 16 адреса поступает код адреса адресного регистра 131. С шины 16 адреса этот . код поступает на вход дешифратора

132 адреса. Сигнал с второго выхода

I дешифратора 132 адреса поступает на первый вход элемента И 133, на второй вход которого затем с цепи 18.4 шины

18 управления поступает сигнал "За" пись", сформированный блоком 2 сопряжения. На информационный. вход адресного регистра 131 с шины 17 данных поступает код начального адреса, выдаваемый с информационных выходов блока 2 сопряжения шии на шину 17 . данных. При появлении сигнала "За лись" на выходе элемента И 133 сигнал изменяет свое значение с нуля на единицу. Этот сигнал. поступает на управляющий вход адресного регистра 131 и производит занесение кода начального адреса в адресный регистр

131. Затем с адресных выходов блока

1 478221

30

2 сопряжения шин на шину 16 адреса поступает код адреса регистра 126 состояния микропроцессора 1. Этот код поступает на вход дешифратора

132 адреса. С первого выхода дешифратора 132 адреса сигнал поступает на управляющий вход регистра 26 состояния микропроцессора 1. С информационных выходов блока 2 сопряжения шин на шину 17 . данных поступает определенный код. Этот код поступает на информационный вход регистра 126 состояния микропроцессора 1. Затем с выхода блока 2 сопряжения шин на 15 цепь 18.4 пины 18 управления поступает сигнал записи. При поступлении с цепи 18.4 сигнала "Запись" на управляющий вход регистра 126 состояния определенный код заносится в ре- 20 гистр 126 состояния. пакт записи вызывает изменение сигнала с нуля на единицу на первом выходе этого регистра. Сигнал с первого выхода регистра 126 поступает на вход узла 25

129 прерывания и запускает его. С первого выхода узла 129 прерывания на цепь 20.3 поступает сигнал, При поступлении сигнала, ка вход узла 129 прерывания с цепи 20.6 с информаци— онного выхода этого узла на шику 22 данных поступает вектор прерывания.

Одновременно с второго выхода узла

129 прерывания на цепь 20.4 поступает сигнал. Получив прерывание, ЭВМ читает регистр 126. Для этого ЭВМ устанавливает код адреса регистра 126 состояния на шину 21 адреса, который пос тупает на вход дешифратора 116 адреса. Сигнал с первого выхода дешифра- 40 тора 116 адреса поступает на второй вход элемента И 123, ка первый вход которого поступает сигнал с цепи

20.1. Сигнал с- выхода элемента И 123 поступает на управляющий вход формиро. вателя 128, на информационный вход которого поступает содержимое регистра 126 состояния. С цепи 20.2 на вход элемента HF. 119 поступает сигнал, так .как он равен нулю, то сигнал на выходе элемента HF 119 равен единице. Этот, сигнал поступает на управляющий вход формирователя 128, который открывается, а содержимое регистра 126 состояния поступает на шину 22 данных и затем в ЭВМ. По

55 полученной информации 3HI1 определяет, ! что станция готова к записи данных в блок 5 буферной памяти. ЭВМ устанавливает íà шине 21 адреса определенньп адрес. Это-. адрес с шины 21 адреса поступает на вход дешифратора 116 адре.са. Сигнал с второго выхода дешифратора 116 адреса поступает на вход элемента И 115, на другой вход которого поступает сигнал с цепи 20.1 ° Сигнал с выхода элемента

И 115, равный единице, поступает на упранляющий вход шинного формироваетля 130, на информационньп вход которого поступает содержимое (на- . чальньп адрес) регистра 131. Шинный формирователь 130 открывается и начальный адрес с входа шинного фор-.. мирователя 130 транслируется на его выход и поступает на шику 16 адреса.

Сигнал с выхода элемента И 115 также поступает на первый управляющий вход UIHHHoI o формирователя 122, на информационный вход которого поступает код данных с шины 22 данных.

Гсли сигнал, поступающий с цепи

20,2 на управляющий вход шинного формирователя 1 22, равен единице, то шинный формирователь 122 открывается, а код данных с его входа транслируется на выход и поступает на шину 17 данных. Кроме того, сигнал с выхода элемента И 115 поступает на вход усилителя-передатчика 1)7, на другой вход которого .поступает сигнал по цепи 20.2, равный единице. На выходе усилителя-передатчика 117 появляется сигнал, поступающий на цепь 18.2 шины 18 управления. На адресный и информационньп входы блока 5 буферной памяти поступают начальный адрес ячейки памяти и данные с шин адреса

16 и данных 17 соответственно. При поступлении сигнала с цепи 18,2 шины 18 управления на вход- блока 5 буферной памяти происходит запись данчых в блок 5 буферной памяти. По заднему фронту сигнала с выхода элемента И 115, поступающего на управляющий вход регистра 131, происходит увеличение содержимого регистра 131 ка единицу, т.е, н регистре 131 содержится адрес для записи следующего байта. После записи всего блока данных н блок 5 буферной памяти ЭВМ выполняет операцию записи соответствующего кода в регистр 125 состоя- . ния. Процесс записи этого определен+ ного кода происходит так же, как и при записи н регистр 125 состояния информации о наличии блока данных для

1478221

42 передачи в моноканал. Блок 4 сопряжения с ЭВМ также вырабатывасr сигнал прерывания, который с цепи 18.6 шины

IS управления поступает в блок 2 соп5 ряжения шин. Микропроцессор 1, отрабатывая прерывание, производит считывание этого определенного кода из регистра 125 состояния так же, как указано, 10

Блок 4 сопряжения с ЭВМ выполняет операцию чтения данных из блока 5 буферной памяти, следующим образом.

Для инициализации чте!(пя данных микро процессор 1, используя блок 2 сопряжения о!ин Fi гругп!у 15 шин, записывает в регистр 131 начальный адрес памяти. Затем записывает в рег!!стр 126 состояния определенную информацию, указыва!ощую на необхо!!и!!ость выполнения операции чтения данных и после-. дующей выдачи ее и ЭВМ, Запись и регистры 131 и 126 и обрабогка прерывания от блока 4 сопряжения с ЭВМ

25 в!.!по,!й!лются . точно также, к ак и при выполнении команды записи данных в блок 5 буферной памяти.,Обрабатывая прерывание, ЭВМ считывает эту определенную информации из регистра 126 состояния. Проанализировав эту инфор- 30 маци!о, ЭВМ запускает блок 4 сопряжения с ЭВМ на выполнение чтения памяти. ЭВМ устанавливает на шине 21 адреса определенный адрес. Этот адрес с шины 21 адреса поступает на вход дешифратора 116 адреса, Сигнал с второго выхода его поступает на первый вход элемента И 115, на второй вход которого поступает сигнал с цепи 20.1. Сигнал с .выхода элемента 40

И 115 равный единице, поступает на управляющий вход шинного формирователя 130, на информационный вход которого поступает содержимое (начальный адрес) Регистра 131. 1цинный 45 формирователь 130 открывается и начальный адрес с входа шинного формирователя 130 транслируется на его выход и поступает на шину 16 адреса.

Сигнал с выхода элемента.И 115 также поступает на управляющий вход регистра 120 и вход усилителя-передат" чика 118, на другой вход которого поступает сигнал, равный единице, с выхода элемента HE 119, так как сигнал, поступающий на вход элемента

HF 119 с цепи 20.2, равен нулю. На выходе усилителя-передатчика 118 появляется сигнал, поступающий на цепь 18.1 шины 18 управления. С шины

16 адреса начальный адрес поступает на адресный вход блока 5 буферной памяти. При поступлении на вход бло»; ка 5 буферной памяти сигнала с цепи

18.1 шины 18 управления данные, записанные по указанному адресу, посту пают с информационных выходов блока

5 буферной памяти на шину 17 данных.

С «шины 17 данных данные поступают на информационный вход регистра 120.

Так как на управляющий вход регистра

120 поступает с выхода элемента НЕ

119 сигнал, равный единице, то происходит запись в регистр 120 посту". пивших данных. Содержимое регистра

120 поступает на информационный вход формирователя 121, Формирователь

121 открывается и содержимое регистра 120 поступает на шину 22 данных.

В остальном процесс происходит также, как и в случае записи данных в блок 5 буферной памяти.

Фoрмула изобретения !

1. Станция локальной сети, содержащая блок управления обменом, блок памяти программ, блок сопряжения с ЭВМ, блок сопряжения с каналом связи, блок буферной памяти, блок сопряжения шин, причем первый, второй и третий выходы блока управления обменом соответственно через первые шины адреса, данных и управления соединены с адресным, информационным и управляющим входами блока памяти программ, информационный выход которого через первую шину данных соединен с входом команды блока управления обменом, адресный вход блока сопряжения шин соединен че" рез первую адресную шину с первым выходом блока управления обменом, группа входов чтения-записи блока сопряжения шин через первую шину управления соединена с третьим выходом блока управления обменом, входвыход прерывания которого соединен с входом-выходом прерывания блока сопряжения,шин, первые информацион+ ные вход и выход блока сопряжения шин соединены соответственно через первую шину данных с вторым выходом и входом состояния блока управления обменом, вторые .информационные вход и выход блока сопряжения шин соединены через вторую шину данных с ин45

1478221

46 писи блока, выходы усилителей-передатчиков группы образуют группу выходов чтения-записи блока, перный и второй входы запросов узла преры5 вания образуют вход прерывания блока, вход разрешения и выход сигнала прерывания которого образу»от вход-выход прерывания блока, выход адреса прерывания узла прерывания соединен Ip с первым инфориациош»ыи выходом блока.

3. Станция по п.1, о т л и ч а— ю щ а я с я теи, что блок поиска свободных страниц содержит дешифратор адреса, регистр, два триггера, два <Ьорииронателя импульса, счетчи»<, мультиплексор, четыре элемента И, три элеиента И-III., элемент ИЛИ-III ., 20 три элемента ПЕ и иинный формиронатель, причем входы деш»»фратора адреса и выходы шинного формирователя соединены с адресныи нходом-выходом блока, ин<Ьормационные входы регистра со еди е ны с инфо рмацио иным вход ои блока, а синхровход и вход. сбросасоответственно. с выходами элемента

ИЛИ-НЕ и первого элемента И, первый вход которого соединен с выходом первого элемента И-НГ, первый и второй входы которого соединены соответстненно с выходами первых элемента

НЕ и формирователя импульса, входы которых объединены и подключены к инверсному выходу регистра, подключенному к управляющему входу мультиплексора, первый и второй информационные входы которого соединены соответственно с группами выходон ре".; 40 гистра и счетчика, вход сброса блока соединен с входом сброса первого триггера, входом установки второго триггера, вторым входом первого элемента И и через второй элемент НЕ с входом сброса счетчика, счетный вход которого соединен с выходом второго элемента И, первый и второй нходы которого соединены соответственно с выходом третьего .элемента И и инверсным выходом второго триггера, вход данных которого через третий элемент НЕ соединен с входом признака занятости блока, выход нто-, рого элемента И через нторой формирователь импульса соединен с первыми входами второго »» третьего элементон И-НЕ, вторые входы которых соединены соответственно с прямым и иннерсным выходами первого триггера, выход первого формирователя импульса соединен с первым нходом четвертого элемента И, второй вход которого, первый вход третьего элемента И и синхронход первого триггера соединены с выходом второго элемента И-НЕ, ныл<од третьего элемента И-НЕ >со единен с синхронходом второго триггера и вторым входом третьего элемента И, выход дешифратора адреса соединен с первым входом элемента ИЛИ-НЕ, второй вход которого является входом записи блока, группа выходов счетчика соединена с группой информациошп»х входов шинного формирователя, упранля»ощ»»й» вход которого . является входом разрешения выдачи адреса блока, прямой выход второго триггера, установочный вход первого триггера, объединенный с входом сброса второго триггера, и группа ныходон счетчика образуют группу режимных входов-выходов блока, ныходы, четвертого элемента И и третьего элемента И-НЕ, прямой выход первого триггера и группа выходов мультиплексора образуют соответственно группы управляющих, информационных и адресных выходов о блока, прямой выход первого триггера соединен со стробирующим входом второго формирователя импульса.

4. Станция по п.1, о т л и ч а ющ а я с я тем, что блок. сопряжения с ЭВМ содержит узел прерывания, два дешифратора адреса, три усилителяпередатчика, пять шинных форм1»рователей, четыре регистра, три элемента И и элемент НГ, причем входы перЙого дешифратора адреса являются входом адреса от ЭВМ блока, . а первый и второй выходы соединены с первыми входами первого и второго элементов И, вторые входы первого и второго элементов И, информационньп» вход первого усилителя передатчика, вход элемента НЕ, управляющий вход первого шинного формирователя, управляющий вход первого регистра, входы запроса и выходы разрешения прерывания узла прерываний образуют группу управляющих входоввыходов от ЭВМ блока, выходы второго и третьего шинных формирователей, выход вектора прерывания узла прерь»наний и информационные входы первого регистра и первого шинного формирователя образуют группу информа46

55 ля циокных входов-выходов от ЗВМ блока, выход первого элемента И соединен со стробирука им входом второго и третьего регистров, управляющими входами первого и второго усилителейпередатчиков, стробирующими входами первого, второго и третьего шшшых формирователей, выход элемента llew соединен с информационным входом второго усилителя-передатчика,, управляющими входами второго регистра,, второго и четвертого шинных формирователей, выход второго элемента И соединен со стробирующчми входами первого регистра и четвертого шинного формирователя, информационные входы второго, третьего и четвертого регистров и информационные выходы первого и пятого шинных Аормирователей образуют соответственно информационные входы и выходы блока,, выходы первого и второго усилителейпередатчиков Образуют ныходь(чтениязапис (1 блОк а уп17 явля!ящий вход пято

I-o шинного формиронателя и управляющий вход четнертого регистра, объединенный с первым входом третьего элемента И, образуют входы чтения-записи блока, а их стробирующие входы соединены с первыми выходами второго дешифратора адреса, второй выход которого соединен с вторым входом третьего элемента И, выход которого соединен с управляющим входом третьего регистра, группа входон второго дешифрятора адреса и группа выходон третьего шинного формирователя являются адресными входом и выходом блока, выход второго регистра соединен с информационным входом второго шинного формирователя, группа выходов первого регистра соединеня с группой информационных- входов пятого шинного формирователя, нход третьего усилителя-передатчика соединен с выходом соотнетстнующего разряда первого.регистра, а выход является выходом прерывания блока, группа выходов четвертого регистра соединена с группой информационных входов четвертого шинного формирователя, информационный вход узла прерываний соединен с выходом соответствующегo разряда чет» вертого регистра, группа выходов третьего регистра соединена с группой информаииоккых входов третьего шинного формировате

f0

5. Станция по и. l, о т л и ч аю m а я с я тем, что блок сопряжения с каналом связи содержит узел приема кадра; узел выдачи кадра и приемопередатчик, причем входы номера страницы, наличия свободной стра".. ницы и первый выход конца записи узла приема кадра образуют вторую группу режимных входов-выходов блока, информационный выход узла приема кадра и информационный вход узла выдачи кадра являются соответственно инфор; мациокиь(ми выходами и входами блока, адресный вход уэля приема кадра является адресным входом блока, выход прерывания и вход разрешения вьг дачи состояния узла приема кадра являются соответственно выходом прерынания и входом чтения блока, выходы запроса эяписи, второй выход конца записи и входы подтверждения записи и конца чтения узла приема кадра, выходы запроса чтения, конца чтения входы синхронмпульсон наличия данных узла выдачи кадра образуют первую группу режимных входов-выходов блока, информационный и тактовый входы узла приема кадра соединены с информационным и тактовым выходами приемопередатчика, информационный и тактовый выходы узла выдачи кадра соединень: с информационным и тактовым входами приемопередатчика, информационный вход-выход приемопередатчика является нходом-выходом блока н канал связи, признаковый выход узла выдачи кадра соединен с управляющим входом узла приема кадра.

6. Станция по пп 1 и 5, о т л ич а ю щ а я с я тем, что узел приема кадра содержит сдвиговый регистр, счетчик бит, счетчик байт, четыре элемента HF., элемент ИЛИ-НК,.регистр состояния, четыре элемента И, селектор начала кадра, два шинных формирователя, постоянную память, пять триггеров, усилитель-передатчик, схему сравнения, регистр данных, два формирователя импульса, дна элемента

И-НЕ, дешифратор адреса и мультиплексор, причем вход де(пифратора адреса является адресным входом узла, а вьг ход соединен с первым входом элемента ИЛИ-HF., второй нход которого явля-! ется входом разрешения выдачи состояния узла, а выход соединен с управляющим входом первого шинного фор4а

1478221 мирователя и через перичй элемент

НЕ с входом сброса первого триггера, выход которого через усилитель-передатчик соединен с выходом прерывания узла, выходы регистра состояния и регистра данных соединены соответственно с информационными входами первого и второго шшшых формирователей, выходы которых образуют информацион- 10 ный выход узла, первый управляющий и информационный входы мультиплексорра являются соответственно управляющим входом и входом номера страницы узла, а выход соединен с информа- 15 ционным входом регистра состояния, информационный вход сцвигового регистра является информационным вхо-. дом блока, а группа разрядных выходов — с информациопными входами 20 регистра данных и селектора начала кадра, выход которого соединен с информационным входом второго триггера, инверсный выход которого соединен с входами сброса счетчика бит и счет- 25 чика байт, выход переполнения счетчика бит соединен со счетным входом счетчика. байт,. тактовый вход узла соединен со счетным входом счетчика бит, вхоцом первого формирователя 30 импульса, первым входом первого элемента И и через второй элемент НЕ с синхровходом второго триггере, и первым входом второго элемента И, второй вход которого соединен с ин.версным выходом третьего тоиггера и ин. формационным входом четвертого триггера, прямой выход которого соединен с первым входом первого элемента И-НЕ, вторым входом первого элемента И и . 10 вторым управляющим входом мультиплексора, третий вход первого элемента

И соединен с выходом третьего элемента И, входы которого соединены с разрядными выходами счетчика бит, и первой группой входов постоянной памяти, вторая группа входов которой соединена с разрядными выходами счетчика байт и входами четвертого элемента И, выход постоянной памяти

50 соединен с первым входом схемы сравнения, второй вход которой соединен с выходом соответствующего разряда сдвигового регистра, выход схемы сравнения соединен с информационным входом третьего триггера, синхровхоц которого соединен с выходом второго элемента И, синхровход четвертого триггера соединен с выходом четвертого элемента И, инверсный выход первого формирователя импульса соединен с входом второго формирователя импульса, инверсный выход которого соединен с первым входом второго .элемента И-НЕ, входами сброса второго и третьего триггеров и является вторым выходом конца записи узла, второй вход второго элемента И-НЕ является входом конца чтения узла, а выход соединен с синхровходами ре» гистра состояния и первого триггера и через третий элемент HE с входом сброса четвертого триггера, прямой выход второго формирователя импульса соединен с вторым входом первого элемента И-НЕ, выход которого является первым выходом конца записи узла, выход первого элемента И соединен с синхровходами.регистра данных и пятого триггера, информационный вход и инверсный выход которого являются соответственно входом наличия свободной страницы и выходом запроса записи узла, вход подтверждения записи узла соединен с входом сброса пятого триггера и через четвертый элемент

НЕ с управляющим входом второго шинного формирователя.

7. Станция по п.1 и 5. о т л ич а ю щ а я с я тем, что узел выдачи кадра содержит регистр данных, три триггера, генератор тактовых импульсов, четыре элемента И, счетчик бит, счетчик байт, четыре элемента И-HE сдвиговый регистр, мультиплексор, элемент ИЛИ-НЕ, два элемента НЕ, причем информационный вход регистра данных является информационным входом узла, а выход соединен с параллельным информационным входом сдвигового регистра, выход которого соединен с информационным входом мультиплексора, выход которого яв-. ляется информационным выходом узла, выход генератора тактовых импульсов соединен со счетным входом счетчика бит, первыми входами первого и второго элементов И и через элемент НЕ с первым входом элемента ИЛИ-НЕ, вто-. рой вход которого и второй вход первого элемента И- IE соединены с выходом второго элемента И-НЕ, первый вход которого соединен с выходом. последнего разряда счетчика байт, счетный вход которого соединен с выходом последнего разряда счетчика бит, выход первого разряда которого, 52

1478221 (моно канал)

Фие.1 соединен с вторым входом первого элемента И-НЕ, выход которого соединен с вторым информационным входом мультиплексора, инверсный выход первого триггера соединен с первым вхо5 дои третьего элемента И, второй вход которого и второй вход второго элемента И соединены с прямым выходом второго триггера, инверсный выход которого соединен с входами сброса счетчика бит и счетчика байт, выход третьего элемента И соединен с синхровходами регистра данных и первого триггера и является вьжодом 3BITpocB 15 чтения узла, вьжод,второго элемента

И является тактовым выходом узла, выход элемента ИЛИ-HE соединен с синхровходом третьего триггера, выход которого соединен с управляющим 2п входом мультиплексора, вторым входом второго элемента И, первым входом третьего элемента И-HE и является приз иаковым выходом узла, выходы счетчика бит соединены с входами четвер того элемента И, выход которого совдинен с разрешающим входом сдвигово»

ro регистра, вторыми входами второго, третьего и четвертого элементов

И-HF., выход первого элемента И соединен с синхровходом сдвигового регистра, выход третьего элемента И-НЕ соединен с входом сброса первого триг" гера, выход четвертого элемента И-HE соединен с входами сброса второго и третьего триггеров, синхровход второго триггера является входом наличия данных узла, вход второго элемента

HF, является входом конца чтения ysла, а выход соединен с вторым входом четвертого элемента И-HE и явля,» ется выходом конца чтения ysла.

I 847823 j

Из блОка 7 Лсйпбе мдеиие Залит

18 Иlиюп d еаза

1478221

l47822)

Фиа 6

252

25д

23у

23в д ив. 7

Составитель И,Хазова

Редактор И,П1улла Техред Л.Сердюкова Корректор Т.Колб

Заказ 2365/49 тираж 669 Подписное .ВНИИПИ .Государственного комитета по изобретениям и открытиям при ГКНТ СССР.

113035, Москва, )К-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент". r.Óæãoðîä, ул. Гагарина,101