Устройство выборки-хранения

 

Изобретение относится к аналоговой вычислительной технике, к устройствам выборки и хранения и, в частности, к устройствам обработки выходного сигнала интегральных схем с зарядовой связью. Цель изобретения - повышение быстродействия и точности устройства за счет точной взаимокомпенсации зарядов переключения интегральных ключевых МОП- структур в широком диапазоне температур и напряжений входных сигналов. В режиме хранения на вход усилителя 7 через один из накопительных элементов подаютсяв противофазе напряжения ошибок, вызванных зарядом переключения ключевых структур, на электродах которых в течение цикла работы поддерживаются одинаковые потенциалы. Точная компенсация заряда переключения ключевых структур позволяет значительно снизить емкость конденсатора хранения и при заданной точности работы увеличить быстродействие устройства. Устройство содержит ключевые элементы 1,2,3,4, буферные усилители 5,6,7, накопительные элементы 8,9,10, на конденсаторах, блок 11 управления. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

„„SU„„1474745 (5!)4 G 11 С 27/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ с.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

К А ВТОРСКОМ,Ф СВИДЕТЕИЬСТВУ (21) 4283031/24-24 (22) 14.07 ° 87 (46) 23.04.89. Бюл. ¹ 15 (71) Московский инженерно-физический институт (72) 10.А.Зубец и В.Я.Стенин (53) 681.327.66 (088.8) (56) Бахтиаров Г.Д., Малинин В.В. и Школин В.П. Аналого-цифровые преобразователи. М.: Советское радио, 1980, с. 141, р. 6-19.

Авторское свидетельство СССР № 830582, кл. G 11 С 27/00, 1979. (54) УСТРОЙСТВО ВЫБОРКИ-ХРАНЕНИЯ (57) Изобретение относится к аналоговой вычислительной технике,- к устройствам выборки и хранения и, в частности, к устройствам обработки выходного сигнала интегральных схем с зарядовой связью. Цель изобретенйяповышение быстродействия и точности устройства за счет точной взаимокомпенсации зарядов переключения интегральных ключевых МОП-структур в широком диапазоне температур и напряжений входных сигналов. В режиме хранения на вход усилителя 7 через один из накопительных элементов подаются в противофазе напряжения ошибок, вызванных зарядом переключения ключевых структур, на электродах которых в течение цикла работы поддерживаются . одинаковые потенциалы. Точная компенсация заряда переключения ключевых структур позволяет значительно снизить емкость конденсатора хранения и при заданной точности работы увеличить быстродействие устройства. Устройство содержит ключевые элементы 1, 2, 3, 4, буферные усилители 5, 6, 7, накопительные элементы 8, 9, 10 на конденсаторах, блок 11 управления.

1 ил.

1474745

Изобретение относится к автоматике и вычислительной технике и применяется в дискретно-аналоговых преобразователях сигналов, в устройствах считывания выходных сигналов интегральных схем с зарядовой связью (ИСЗС) и других устройствах..

Целью изобретения является повышение быстродействия и точности устрой- 10 ства °

На чертеже представлена схема устройства.

Устройство содержит первый, второй, третий и четвертый ключевые эле-15 менты 1-4, первый, второй и третий буферные усилители 5-7, первый, второй и третий накопительные элементы 8-10 на конденсаторах, блок 11 управления, вход 12 блока 1!, информа- 20 ционные вход 13 и выход 14 устройст" ва, шину 15 нулевого потенциала, выходы 16-19 блока 11, Устройство работает следующим образом. 25

В режиме выборки при выходном значении логического сигнала на входе 1 2 устройства элементы 1, 2 и 4 открыты, элемент 3 закрыт. В качестве усилителей 5 и 6 используются повторители 30 с высоким входным сопротивлением,,поэтому напряжения на элементах 8 и 9 уравниваются с напряжением на входе

13. Напряжение на третьем элементе 10 равно сумме напряжений на элементе 8 и на выходе усилителя 7, имеющего высокое входное сопротивление и инвертирующего выходные сигналы.

В режиме хранения при низком значении логического сигнала на входе 40

12 на выходах 16, 17 и 19 блока 11 формируются низкие значения управляющих сигналов, на выходе 18 блока 11 формируется высокое значение управляющего сигнала, поэтому элементы 1, 45

2 и 4 закрыты, элемент 3 открыт. Полученные на интервале времени выборки заряды на элементах 8-1О в режиме хранения сохраняются, поэтому напряжения на входах и выходах элементов

1, 3 и 4, а также на выходе 14 сохра

50 няются равными напряжению на интервале времени выборки.

В режиме выборки в устройстве образуется интегрирующая цепочка, определяющая его быстродействие,.которая состоит из сопротивления открытого элемента 1 и емкостей элементов 8 и 10, причем эффективная величина последней несколько увеличена усилителем 7. Коэффициент передачи усилителя 7 выбирается приблизительно равным отношению величин емкостей элементов 9 и 10 при условии выполнения элементов 1, 4 на одинаковых полупроводниковых структурах с полевым эффектом, входящих в состав монолитной

ИС. Соотношение между емкостями элементов 9 и 10 можно в большинстве случаев выбрать 1 небольшим, чтобы эффективная величина емкостй элемента

10 увеличивалась незначительно. При переходе устройства иэ режима выборки в режим хранения первыми закрываются элементы 1 и 4, затем закрывается элемент 2 и открывается элемент 3.

Таким образом, на элемент 8 попадает только один заряд переключения от элемента 1, если же элемент 1 будет закрываться после элемента 2, то на элемент 8 попадет уже два заряда переключения от элементов 1 и 2.

При использовании в качестве элементов 1 и. 4 одинаковых полупроводниковых структур с полевым эффектом, например быстродействующих MOH-трайзисторов интегральной схемы 590 КН8, можно добиться взаимокомпенсации их зарядов переключения в широком диапазоне изменения температур и входных напряжений, благодаря поддержанию одинаковых потенциалов на выводах МОП-структур в течение всего цикла работы устройства. Соответствующий выбор соотношения между величинами емкостей элементов 9 и 10, а также коэффициента передачи усилителя

7 обеспечивает при переходе устройства в режим хранения равенство с обратным знаком приращений напряжений на входе усилителя 5 от заряда переключения элементов 1 и 2 и от изменения выходного напряжения усилителя 7, вызванного зарядом переключения элемента 4.

Вэаимокомпенсация зарядов переключения элементов 1 и 4 позволяет выбрать емкость элемента 8 существенно меньшей, .чем у известного устройства. Благодаря перезаряду емкости элемента 8 в режиме выборки только через одно сопротивление открытого элемента 1 повысилось быстродействие устройства.

Формула и з о б р е т е н и я

Устройство выборки-хранения, содержащее блок управления, первый буСоставитель А.Ершова,Редактор Л,Гратилло Техред А.Кравчук Корректор M. Васильева

Заказ 1902/52

Тираж 558

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г.Ужгород, ул. Гагарина, 101

147474 ферный усилитель, первый, второй и третий ключевые элементы, первый накопительный элемент на конденсаторе, первый вывод которого подключен к ши5 не нулевого потенциала устройства, а второй — к выходу первого ключевого элемента и входу первого буферного усилителя, выход которого подключен к выходу третьего ключевого элемента и является информационным выходом устройства, информационным входом которого является информационный вход второго ключевого элемента, выход которого подключен к информацион-15 ному входу третьего ключевого элемента, управляющие входы первoro второго и третьего ключевых элементов подключены соответственно к выходам блока управления, вход которого явля- 20 ется управляющим входом устройства, о т л и ч а ю щ е е с я тем, что,с целью повышения быстродействия и точности, в него введены второй и третий буферные усилители, второй и третий накопительные элементы на конденсаторах, вход и выход второго буферного усилителя подключены соответственно к выходу второго и информационному входу первого ключевых элементов, первый вывод конденсатора второго накопительного элемента подключен к шине нулевого потенциала устройства, а второй — к выходу четвертого ключевого элемента и входу третьего буферного усилителя, выход которого подключен .к первому выводу конденсатора третьего накопительного элемента, второй вывод которого подключен к входу первого буферного усйлителя, выход которого подключен к информационному входу четвертого ключевого элемента, управляющий вход которого подключен к соответствующему выходу блока управления.