Устройство для контроля порядка чередования фаз трехфазной сети

 

Изобретение относится к электротехнике и предназначено для.использования в электроустановках, где необходим опреде;ленный порядок чередования фаз сети. Цель изобретения - повышение надёжности контроля .i При чередовании фаз в порядке ABC напряжение между выводами 13 и 16 опережает по. фазе напряжение между выводами 12 и 16 на доли градуса. В положительный полупериод напряжения

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) - (11) А1 (д1) 4 Н 02 Н 7/09

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

:В °

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМ

ПРИ ГКНТ СССР

Н A BTOPCHOIVIV СВИДЕТЕЛЬСТВУ (21) 4178947/24-07 (22) 12.01,87 (46) 23.03.89. Вюл. К - 11 (75) А.Я.Дружинин (53) 621.316.925 (088.8) (56) Авторское свидетельство СССР

 864412, кл. Н 02 Н 7/09, 1981.

Авторское свидетельство СССР

У 170111, кл. G 01 R 29/18, 1965. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОРЯДКА

ЧЕРЕДОВАНИЯ ФАЗ ТРЕХФАЗНОЙ СЕТИ (57) Изобретение относится к электротехнике и предназначено для. использования в электроустановках, где необходим определенный порядок чередования фаз сети, Пель изобретения— повы)пение надежности контроля. При чередовании фаз в порядке АВС напряжение между выводами 13 и 16 опережает по фазе напряжение между выводами 12 и 16 на доли градуса. В по" ложительный полупериод напряжения

1467657

2 между точками 13 и 16 sa счет импульса тока через балластный элемент 6 отпирается и-р-n"òðàíçèñòîðà 2, при этом шунтируется цепь управления и-р-и"транзистора 1. Срабатывает.исполнительный элемент 15 нагрузки, а исполнитеьный элемент !4 нагрузки находится в обесточенном состоянии., В отрицательный полупериод напряжения между выводами 13 и 16 открывается р-и-р-транзистор 4, шунтирующий цепь управления р-и-р-транзистора 3.

Исполнительный элемент 15 нагрузки остается в сработанном, а исполнит тельный элемент 14 — в обесточенном

Изобретение относится к электротехнике и предназначено для.использования в электроустановках, где необходим определенный порядок чередования фаз сети.

Цель изобретения — повышение надежности контроля, На фиг.1 представлена схема устройства; на фиг.2 — вариант выполнения делителя напряжения.

Устройство для контроля порядка чередования фаз трехфазной сети содержит первый 1 и второй 2 транзисторы и-p"п, третий 3 и четвертый 4 15 транзисторы р-п-р, первый 5 и второй

6 балластные элементы, первый 7 и второй 8 диоды, делитель 9 напряжения с первым 10 и вторым )1 крайними и первым 12 и вторым 13 средними вы- 20 водами, первый 14 и второй 15 исполнительные элементы нагрузки и входные выводы 16 — 18 для подключения к контролируемой сети. База первого транзистора 1 соединена с первым вы- 25 водом первого балластного элемента

5, база второго транзистора 2 — с первым выводом второго балластного элемента б,.а эмиттер первого 1 и второго 2 транзисторов связаны с 30 первым входHbIM выводом 16. В устройстве имеются третий 19 и четвертый

20 диоды. База первого транзистора

1 соединена с базой третьего 3 и коллекторами второго 2 и четвертого

4 транзисторов, а база второго тпансостоянии. Таким образом, срабатывание элемента I 5 при несрабатыванпи элемента !4 свидетельствует о чередовании фаз в порядке ABC. При другом порядке чередования фаз устройство работает аналогично, при этом в соответствующие полупериоды напряжения между выводами 12 и )6 отпираются транзисторы 1 и 3, транзисторы

2 и 4 остаются запертыми, срабатывает исполнительный элемент 14 нагрузки, а элемент 15 остается в обесточенном состоянии,что свидетельствует о чередовании фаэ в порядке

ВАС. ? ил. зистора 2 — с базой четвертого 4 и коллекторами первого 1 и третьего 3 транзисторов. Между эмиттерами первого 1 и третьего 3 транзисторов включен первый 14, а между эмиттерами второго 2 и четвертого 4 транзисторов — второй 15 исполнительные элементы нагрузки. Эмиттеры первого и второго 2 транзисторов соединены с первым входным выводом 16 через катод — анод .срответственно первого 7 и второго 8 диодов, а эмиттеры третьего 3 и четвертого 4 транзисторов соединены с первым входным выводом 16 через анод — катод соответственно третьего 19 и четвертого 20 диодов. Первый !0 и второй

11 крайние выводы делителя 9 напряжения соединены соответственно с вторым 17 и третьим 18 входными выводами, а первый 12 и второй 13 средние выводы этого делителя соединены с вторыми выводами первого 5 и второго 6 балластных элементов соответственно. Делитель 9 напряжения может быть выполнен, например, на резисторах 21-23 или на индуктивном элементе (трансформаторе) 24.

Сопротивление резистора 22 на несколько порядков меньше сопротивлений резисторов 21 и 23Ä

Устройство работает следующим образом.

При чередовании фаз в порядке

АВС, представленном на фиг.l, пере1467657 менное напряжение между выводами 13

1 и 16 опережает напряжение между выводами 12 и 16 по фазе на дали градуса, причем время опережения доста5 точно для надежного отпирания транзисторов.

В положительный полупериод переменного напряжения между точками 13 и 16 за счет импульса тока, проходящего через балластный элемент 6, I переход база — эмиттер транзистора

2, элемент 15 нагрузки, диод 20, отпирается транзистор 2, и после появления положительно го полупериода переменного напряжения между точками

12 и !6 проходит импульс тока через б алл ас тный эл емент 5, колле к то р— эмиттер транзистора 2, элемент 15 нагрузки, диод 20. При этом цепь из открытого транзистора 2 и элементов 15 и 20 шунтирует цепь управления транзистора l и падение напряжения на элементах 2, 15 и 20 оказы-,. вается меньше напряжения отпирания 25 цепи управления транзистора 1. В отрицательный полупериод переменного напряжения между точками !3 и 16 за счет аналогичных процессов отпирается транзистор 4 и импульс тока. проходит через элементы 4, 15 и 8, а транзистор 3 оказывается закрытым из-за шунтирования цепи управления открытым транзистором 4. Время запирания транзисторов 2 и 4 больше времени их отпирания, поэтому после окончания полупериода опережающего напряжения между точками !3 и 16 транзисторы запираются с запазданием, и увеличения напряжения HcL Входах 40 транзисторов 1 и 3 и их отпирания не происходит. Таким образом, при прямом порядке чередования фаз АВС через элемент 15 нагрузки в виде светодиода проходят импульсы тока и в положительный и отрицательный полупериоды, при этом светодиод 15 светится, а светодиод 14 обесточен. формула изобретения

Устройство для контроля порядка чередования фаз трехфазной сети, содержащее первый и второй и-р-и-тран зисторы, третий и четвертый р-п-р транзисторы, первый и второй балласт

При обратном порядке чередования

Фаз, когда фаза А подключена к выводу

17, а фаза  †. к выводу 18„ устройство работает аналогично, но в положительный полупериод переменного напряжения между точками 12 и 16 от55 крывается транзистор 1, а в отрицач тельный полупериод транзистор э. Светится светодиод 14, а светодиод 15 обесточен, Балластные элементы 5 и 6 и элементы 21 и 73 могут быть выполнены в виде конденсаторов, что полностью исключает активные потери в них, Замена элемента 22 на. канденсАтОр также возможна, но не целесообразна, с точки зрения массо-габаритных показателей, так как его сопротивление выбирается не менее чем на три порядка меньше сопротивления элементов

21 и 23 и активными потерями в нем можно пренебречь ° Один из элементов

21 и 23 может отсутствовать, В этом случае токоограничивающими элементами, определяющими ток через элементы нагрузки 14 и 15, являются элементы 5 и 6.

При наличии в аппаратуре трансформатора в качестве делителя 9 напряжения может быть использована первичная или вторичная обмотка его с двумя (фиг,2) или одним отводом, В последнем случае вторым средним выводом делителя напряжения является крайний вывод обмотки или один из соответствующих входных выводов устройства, При отсутствии отводов в первичной обмотке используется низковольтная вторичная обмотка, соединенная встречно или согласно с первичной, причем достаточно одного витка вокруг магнитопровода.

В качестве элементов нагрузки могут быть использованы светодиоды оптической индикации, светодиоды оптронов, обмотки реле и другие элементы.

Предлагаемое устройство обеспечивает надежный контроль при значительных перекосах фаз и в широком диапазоне частот контролируемой сети, а активные потери в устройстве могут иметь место лишь в элементах нагрузки, а все полупроводниковые элементы (транзистрры, диоды, светодиоды) работают при напряжениях, исчисляемых единицами вольт, независимо от уровня напряжения контролируемой сетим что также повышает надежность, 57

Составитель 0.Орлов

Редактор Е.Папп Техред JI.Cåðäþêîâà- Корректор Л.Пилипенко

Заказ 1205/50 Тираж 605

Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва,. Ж-35, Раушская наб., д. 4/5

Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина,101

5 14676 ные элементы, первый и второй диоды, делитель напряжения с первым и вторым крайними и с одним или двумя средними выводами, первый и второй

5 исполнительные элементы нагрузки и три входных вывода для подключения к контролируемой сети, причем база первого транзистора соединена с первым выводом первого балластного элемента,.база второго транзистора— с первым выводом второro балластного алемента, а эмиттеры первого и второго транзисторов связаны с первым входным выводом, о..т л и ч а ю щ е е— с я тем, что, с целью повышения надежности контроля, в устройство введены третий и четвертый диоды, база первого транзистора соединена с базой третьего и коллекторами второго и четвертого транзисторов, а база второго транзистора — с базой четвертого и коллекторами первого и третьro транзисторов, между эмиттерами первого и третьего транзисторов включен первый, а между змиттерами второго и четвертого транзисторов— второй исполнительные элементы нагрузки, причем эмиттеры первого и второго транзисторов соединены с первым входным выводом через катод— анод соответственно первого и второго диодов, а эмиттеры третьего и четвертого транзисторов соединены с первым входным выводом через. анод— катод соответственно третьего и четвертого диодов, при этом первый и второй крайние выводы делителя напряжения соединены соответственно с вторым и третьим входными выводами, а первый и второй средние или один средний и один крайний выводы этого делителя соединены с вторыми вывоцами первого и второго балластных элементов соответственно.