Обнаружитель комбинаций двоичных сигналов

 

Изобретение относится к электросвязи и м.б. использовано в приемных уст-вах для обнаружения сигналов при неизвестном моменте их прихода. Цель изобретения - повышение точности путем уменьшения времени задержки выходного сигнала по отношению к такТахт товому сигналу. Обнаружитель содержит регистр сдвига информации, блок 3 злементов И, переключатель 4 кодов комбинаций. Для достижения цели введены синхронный многоканальный коммутатор 2 и синхронный блок 5 сравнения . Синхронный многоканальный коммутатор 2 содержит N каналов пропускания , управляемых с первых выходов переключателя 4 и хронируемых тактовым сигналом. Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позволяет исключить последовательное накопление задержки и нарушение синхронности между выходным и тактовым сигналами. 1 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТ ИЧЕСНИХ

РЕСПУБЛИН (51) 4 Н 04 3/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ

ПО ИЗОБРЕТЕНИЯМ И ОТИРЫТИЯМ

ПРИ fHHT СССР (21) 4182543/24-09 (22) 16.01.87 (46) 23.01.89. Бюл. и 3 (72) В.Н. Деев, К.Л. Осинов и С.Е. Солнцев (53) 621.395.63(088.8) (56) Авторское свидетельство СССР

У 1319327, 15.05.87. (54) ОБНАРУЖИТЕЛЬ КОМБИНАЦИЙ ДВОИЧНЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи и м.б. использовано в приемных уст-вах для обнаружения сигналов при неизвестном моменте их прихода.

Цель изобретения - повышение точности путем уменьшения времени задержки выходного сигнала по отношению к так„„SU„„453621 А1 товому сигналу. Обнаружитель содержит регистр 1 сдвига информации, блок 3 элементов И, переключатель 4 кодов комбинаций. Для достижения цели введены синхронный многоканальный коммутатор 2 и синхронный блок 5 сравнения, Синхронный многоканальный коммутатор 2 содержит N каналов пропускания, управляемых с первых выходов переключателя 4 и хронируемых тактовым сигналом. Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позволяет исключить последовательное накопление задержки н нарушение синхронности между выходным и тактовым сигналами.

1 ил.

1453621

Изобретение относится к электросвязи и может быть исполь1овано в приемных устройствах для обнаружения сигналов при неизвестном моменте их прихода, Целью изобретенкя является повышение точности путем уменьшения времени задержки выходного сигнала по отношению к тактовому сигналу.

На чертеже представлена структурная электрическая схема обнаружителя комбинации двоичных сигналов °

Обнаружитель содержит регистр 1 сдвига информации, синхронный многоканальный коммутатор 2, блок 3 элементов И, переключатель 4 кодов комбинаций и синхронный блок 5 сравнения.

Обнаружитель комбинаций двоичных сигналов работает следующим образом.

Двоичный сигнал с уровнем логичес— кого "О" или "1" поступает на вход регистра 1, служащего для преобразования последовательного двоичного 25 кода в параллельный. На вход синхронизации регистра 1 поступает тактовый сигнал, вырабатываемый устройством выделения тактовой частоты (Hp показано). С выходов регистра 1 двоич- 3О ный сигнал в.параллельном двоичном коде поступает на первые соответствующие входы синхронного многоканального коммутатора 2.

Синхронный многоканальный коммута35 тор 2 содержит N каналов пропускания, управляемых с первых вьжодов пере— ключателя 4 и хронируемых тактовым сигналом.

Сигналы управления с первых выходов переключателя 4 служат для исключения из анализа бит двоичной комбинации, логические состояния которых не определены (бит служебной инфор— ,мации). Положение этих бит в двоичной 5 комбинации может изменяться по заданной программе и задается логическим

"0"! с соответствующего разряда переключателя 4!, при этом на выходе соответствующего данному разряду кана- 50 лу пропускания устанавливается состояние логического "0" независимо от того, как меняется логическое состояние бит служебной информации в обнаруживаемой двоичной комбинации. На

55 остальных первых выходах устанавливается сос.тояние логической "1".

Двоичные сигналы с выходов синхронного многоканального коммутатора

2 поступают на входы разрядной синхронного блока 5, Потенциалы логического "О" или

t! !!

1, определяющие в ид обнаружив аемо и комбинации, с первых выходов переключателя 4 поступают на вторые входы соответствующих элементов И блока 3. На их первые входы поступают потенциалы !О!! или "1" со вторых выходов переключателя 4. Положение служебного бита определяется потенциалом логического "О" на первом входе элемента И соответствующего разряда.

Виц обнаруживаемой комбинации может изменяться по заданной программе. С выхода блока 3 логические потенциалы обнаруживаемой двоичной комбинации поступают на вторые входы соответствующих разрядов синхронного блока 5.

При равенстве двоичных чисел на первых и вторых входах синхронного блока 5 (совпадении двоичных комбинаций) на его выходе по фронту тактового сигнала устанавливается потенциал логической "1". При сдвиге двоичной информации на один разряд равенство нарушается и на выходе синхронного блока 5 вновь устанавливается потенциал логического "0!!. Таким образом, на выходе обнаружителя комбинаций двоичных сигналов формируется импульс совпадения длительностью в один тактовый интервал, определяющий положение и вид обнаруживаемой комбинации в потоке двоичной информации.

Хронирование синхронного многоканального коммутатора 2 и синхронного блока 5 позволяет исключить последовательное накопление задержки и нарушение синхронности между выходным и тактовым сигналами, Ф о р м у л а и з о б р е т е н и я

Обнаружитель комбинаций двоичных сигчалов, содержащий регистр сдвига информации, переключатель кодов комбинаций и блок элементов И, первые

iV входов которого подключены к соответствующим первым N выходам переключателя кодов комбинаций, вторые

N выходов которого подключены к соответствующим вторым N входам блока элементов И, отличающийся тем, что, с целью повышения точности путем уменьшения времени задержки выходного сигнала по отношению к тактовому сигналу, введены синхронный!

45362!

Составитель В. Невцов

Редактор Г. Волкова Техред Л.Олийнык Корректор И. Муска

Заказ 7303/56 Тираж 627 Подписное

ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 многоканальный коммутатор и синхронный блок сравнения, первые И входов которого подключены к N выходам синхронного многоканального коммутатора, N информационных входов которого подключены к N выходам регистра сдвига информации, тактовый вход которого объединен с тактовыми входами синхронного многоканального коммутатора и синхронного блока сравнения, вторые N входов которого подключены к

N выходам блока элементов И, а вторые N выходов переключателя кодов комбинаций подключены к N управляющим входам синхронного многоканального коммутатора.