Регенератор бинарных сигналов
Изобретение относится к электросвязи . Цель изобретения - повышение достоверности регенерации при наличии межсимвольных искажений. Регенератор содержит корректирующий усилитель 1, блок компенсации 2 задержек , блок задержки 3, сумматор 4, блок тактовой синхронизации 5, управляемый генератор 6, счетчик 7, дискриминатор 8 уровня, триггеры 9 и 10, коммутаторы 11, блоки вычитания (БВ) 12 и блок памяти 13. Принимаемый сигнал после усиления, коррекции и задержки поступает в БВ 12, где определяется разность между отсчетами принятого и эталонного сигналов. Сумматор 4 определяет степень близости между этими сигналами, после чего дискриминатор 8 определяет, какая из очередных комбинаций эталонных сигналов менее отличается от принятой, чем предыдущая. Затем в триггер 9 записывается центральный символ наиболее правдоподобной комбинации символов . После перебора всех комбинаций символов в счетчике 7 он осуществляет управление записью оценки принятого сигнала из триггера 9 в триггер 10. который формирует выходной бинарньм сигнал регенератора. 1 ил. с S (Л
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (5g 4 Н 04 3 3/08
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
RO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2i) 4253866/24-09 (22) 16.04.87 (46) 30.10.88. Бюл. Ó 40 (71) Одесский электротехнический институт связи им. А.С.Попова (72) В.Д.Недильниченко (53) 621.395.387(088.8) (56) Авторское свидетельство СССР
Р 1172042, кл. Н 04 3 3/06, аН 04 В 3/06, 1984. (54) РЕГЕНЕРАТОР БИНАРНЫХ СИГНАЛОВ (57) Изобретение относится к электросвязи. Цель изобретения — повышение достоверности регенерации при наличии межсимвольных искажений. Регенератор содержит корректирующий усилитель 1, блок компенсации 2 задержек, блок задержки 3, сумматор 4, блок тактовой синхронизации 5, управляемый генератор 6, счетчик 7, дис„„Я0„„1434553 А 1 криминатор 8 уровня, триггеры 9 и 10, коммутаторы 11, блоки вычитания (БВ)
12 и блок памяти 13, Принимаемый сигнал после усиления, коррекции и задержки поступает в БВ 12, где определяется разность между отсчетами принятого и эталонного сигналов. Сумматор 4 определяет степень близости между этими сигналами, после чего дискриминатор 8 определяет, какая из очередных комбинаций эталонных сигналов менее отличается от принятой, чем предыдущая. Затем в триггер 9 записывается центральный символ наиболее правдоподобной комбинации символов. После перебора всех комбинаций символов в счетчике 7 он осуществляет управление записью оценки принятого сигнала из триггера 9 в триггер 10. который формирует выходной бинарный С, сигнал регенератора. 1 ил.
1434553
Изобретение относится к электросв, зи и может использоваться в качеств регенеративных трансляторов в линейных трактах цифровых систем пе5 редачи информации.
Цель изобретения — повышение достоверности регенерации при наличии межсимвольных искажений.
На чертеже приведена структурная электрическая схема регенератора бинарных сигналов.
Регенератор бинарных сигналов содержит корректирующий усилитель 1, блок 2 компенсации задержек, блок 3,15 задержки, сумматор 4, блок 5 тактовой синхронизации, управляемый генератор
6, счетчик 7, дискриминатор 8 уровня, первый и второй триггеры 9 и 10, коммутаторы 11, блоки 12 вычитания, блок 2О
13 памяти.
Регенератор бинарных сигналов работает следующим образом.
Принимаемый сигнал после усиления и коррекции в корректирующем усилите- 25 ле 1 и блоке 2 компенсации. задержек поступает на вход блока 3 задержки.
С выходов блока 3 задержки отсчеты принимаемых сигналов подаются на входы блоков 12 вычитания. ЗО
Сигнал с выхода блока 2 компенсации задержек поступает также на вход блока 5 тактовой синхронизации, в котором определяются границы тактовых
Интервалов принимаемого сигнала. Сигналом с выхода блока 5 тактовой син35 хронизации запускается управляемый генератор 6, подключенный к входу счетчика 7.
Частота управляемого генератора 6
f Ъ f К, где f — тактовая частота т прикимаемого сигнала; К вЂ” коэффициент пересчета счетчика 7. На первых
N+N-1 выходах счетчика 7 формируется
2 комбинаций двоичных символов (N — длина блока 3 задержки: N — дли-"5 тельность отклика тракта передачи в колИчестве тактовых интервалов принимаемого сигнала). Так как длительность отклика тракта передачи равна
М, то каждый отсчет сигнала может 50 принимать 2 значений. Поэтому в блом ке 13 памяти хранится 2 отсчетов м эталонных сигналов, поступающих на информационные входы коммутаторов 11.
Прохождением отсчетов эталонных 55 сигналов с выходов блока 13 памяти э на вторые входы блоков 12 вычитания управляют сигналы, поступающие с выходов счетчика 7 на управляющие входы коммутаторов 11. В блоках 12 вычитания определяется разность между отсчетами принятого сигнала и отсчетами эталонного сигнала. Разность вычитания с выходов блоков 12 поступают на входы сумматора 4, в котором определяется степень близости между принимаемыми и эталонными сигналами.
В качестве меры отклонения можно испольэовать либо квадрат разности, либо модуль разности. С выхода сумматора 4 сигнал отклонения поступает на вход дискриминатора 8 уровня, в котором определяется, какая из очередных комбинаций эталонных сигналов менее отличается от принятой, чем предыдущая.
За время, не превышающее длительности тактового интервала принимаемого сигнала, осуществляется последовательное сравнение всевозможных комбинаций эталонных сигналов с принятой и по сигналу управления с выхода дискриминатора 8 уровня в триггер 9 записывается центральный символ наиболее правдоподобной комбинации символов.
После перебора всех 2 1 комбинаций символов ка выходах счетчика 7 на его последнем выходе появляется импульс, которым дискриминатор 8 уровня.и управляемый генератор 6 устанавливаются в начальное состояние, а в триггер 10 с выхода триггера 9 записывается оценка принятого сигнала. Сигнал на выходе триггера 10 является выходным сигналом регенератора бинарных сигналов.
Формула изобретения
Регенератор бинарных сигналов, содержащий последовательно соединенные корректирующий усилитель, блок компенсации задержек и блок задержки, а также сумматор, причем вход корректирующего усилителя является входом регенератора бинарных сигналов, о тл и ч а ю шийся тем, что, с целью повышения достоверности регенерации при наличии межсимвольных искажений, введены последовательно соединенные блок тактовой синхронизации, управляемый генератор и счетчик, последовательно соединенные дискриминатор уровня, первый триггер и второй триггер, цепи, содержащие каждая
1434553
Составитель И.Котиков
Техред M.Äèäûê Корректор М.Максимишинец
Редактор И.Касарда .
Заказ 5565/57 Тираж 660 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раутская наб., д. 4/5
Ф
Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 последовательно соединенные коммутатор и блок вычитания, а также блок памяти, выходы которого подключены к первой группе входов каждого коммутатора, выход блока компенсации задержек соединен с входом блока тактовой синхронизации, выходы блока задержки подключены к вторым входам соответствующих блоков вычитания, выходы которых соединены с входами сумматора, выход кдторого подключен к первому входу дискриминатора уровня, соответствующие выходы счетчика соединены с второй группой входов каждого коммутатора, центральный выход 5 счетчика подключен к информационному входу первого триггера, а последний выход счетчика соединен с вторыми входами управляемого генератора и дискриминатора уровня и тактовым входом второго триггера, выход которого яв" ляется выходом регенератора бинарных сигналов.
