Устройство для обнаружения ошибок

 

Изобретение относится к автоматике , а именно к устройствам контроля информации, и может быть использовано в цифровых системах передачи с применением пятиуровневого кода БК-45. Изобретение позволяет обнаружить ошибки в пятиуровневом коде БК-45, возникающие вследствие тепловых шумов кабелей передачи и шумов корректирующих усилителей передающей аппаратуры. Устройство для обнаружения ошибок содержит блок 1 компараторов , два элемента НЕТ 2 и 9, два элемента ИЛИ 3 и 6, два элемента И 4 и 5, два дешифратора 7 и 8 и триггер 10. Первый и второй дешифраторы 7 и 8 содержат по одному элементу НЕТ 11 и по два элемента 12 и 13 задержки. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 Н 03 М 13/00

О ИОАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

В gJ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4075557/24-24 (22) 3 0.0о.86 (46) 23.10.88. Бюл. У 39 (72) Г.В, Чихов (53) 621.394.147 (088.8) .(56) Заявка Японии У 57-22253, кл. Н 04 L 1/10, 1982

Авторское свидетельство СССР

У 658758, кл Н 04 L 1/10, 1977. (54) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК (57) Изобретение относится к автоматике, а именно к устройствам контроля информации, и может быть использовано в цифровых системах передачи

SU„„1432785 А1 с применением пятиуровневого кода

БК-45. Изобретение позволяет обнаружить ошибки в пятиуровневом коде

БК-45, возникающие вследствие тепловых шумов кабелей передачи и шумов корректирующих усилителей передающей аппаратуры. Устройство для обнаружения ошибок содержит блок 1 компара- торов, два элемента НЕТ 2 и 9, два элемента ИЛИ 3 и 6, два элемента И

4 и 5, два дешифратора 7 и 8 и триггер 10. Первый и второй дешифраторы

7 и 8 содержат по одному элементу

HIT 11 и по два элемента 12 и 13 задержки. 1 з.п. ф-лы, 1 ил.

1432785

Изобретение относится к автоматике, а именно к устройствам контроля информации, и .может быть использовано в цифровых системах передачи с применением пятиуровневото кода

БК-45.

Целью изобретения является повышение информативности устройства за счет обеспечения обнаружения ошибок в пятиуровневом сигнале.

На чертеже представлена структурная схема устройства для обнаружения ошибок.

Устройство содержит блок 1 ком- 15 параторов, первый элемент НЕТ 2, первый элемент ИЛИ 3, первый и второй элементы И 4 и 5, второй элемент ИЛИ, 6, первый и второй дешифраторы 7 и

8, второй элемент HET 9 и триггер 10. 20

Каждый из дешифраторов 7 и 8 содержит элемент HET 11 и первый и второй. элементы 12 и !3 задержки. На черте же обозначены вход 14 и выход 15 устройства. 25

Устройство для обнаружения ошибок работает следующим образом.

На вход блока 1, который выполнен на .четырех включенных параллельно пороговых элементах, поступает по входу 14 пятиуровневый линейный сигнал в виде кода БК-45; На соответ" ствующих выходах блока 1 формируются двоичные импульсы. На выходе элемента HET 2 при. поступлении на егo вхо- З5 ды импульсов с блока 1 формируется сигнал, соответствующий символу "+1", а на выходе элемента HET 9 при поступлении на его входы импульсов с блока

1 — сигнал, соответствующий символу 40

ll ) It

С прямых выходов элементов НЕТ 2 и 9 сигналы по ступают на соотве тств ующие дешифрато ры 7 и 8 . Элементы 1 2 и 1 3 э адержки имеют времена задержки 45 распространения сигнала, соотв ет ствен« но равные двум периодам тактово и частоты входного сигнала и одному периоду тактовой частоты.

На выходе дешифратора 8 выделяет-; ся каждый третий импульс из последовательности символов "+1 +1 +1", аналогично на выходе дешифратора 7 выделяется каждый третий импульс из последовательности символов "-.l -1

-1". С инверсных выходов элементов

НЕТ 2 и 9 импульсы, соответствукицие символам "+1" и "-1", поступают на входы элемента ИЛИ 3, на выходе которого формируется последовательность импульсов, соответствующая этим символам, которая поступает на вход триггера 10 и вызывает его переключение.

Импульсы с выхода дешифратора 8 и с инверсного выхода триггера 10 поступают на элемент И 5, на выходе которого формируется сигнал ошибки, если номер значения текущей цифровой суммы перед комбинацией символов

"+1 +1 +1" .четный. Сигнал ошибки поступает через элемент ИЛИ б на выход 15 устройства и на вход элемента

ИЛИ 3, с выхода которого сигнал поступает. на вход триггера 10, что вызывает его дополнительное переключение, устраняющее нарушенное при ошибке соответствие. Аналогично выделяется импульс ошибки с выхода элемента И 4, если значение текущей цифровой суммы перед комбинацией символов "-1 -l

-l" нечетное.

Комбинация "-l -1 -1" ("+1 +1 +1") в пятиуровневом сигнале с кодом БК-45 всегда следует за символом с четным (нечетным) номером значения текущей цифровой суммы.

Формула изобретения

1. Устройство для обнаружения ошибок, содержащее блок компараторов, первый вьиод которого соединен с первым входом первого элемента НЕТ, первый элемент ИЛИ, первый и второй элементы И, выходы которых соединены соответственно с первым и вторым входами второго элемента ИЛИ, выход которого является выходом устройства, вход блока компараторов является входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения информативности устройства за счет обесдечения обнаружения ошибок в пятиуровневом сигнале, .в него введены дешифраторы, второй элемент HET и триггер, прямой и инверсный выходы которого соединены с первыми входами соответственно первого и второго элементов И, прямые выходы второго и первого элементов НЕТ соединены соответственно через первый и второй дешифраторы с вторыми входами соответственно первого и второго элементов

И, инверсные выходы первого и второго элементов НЕТ соединены соответ1432785

Составитель Б. Ходов

Техред И.Верес:

°

Корректор В. Бутяга

Редактор О. Юрковецкая

Подписное

Заказ 5464/55 Тираж 929

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.; д. 4/5

Производственно-полиграфическое предприятие, r. У@город, ул. Проектная, 4 ственнг с первым и вторым входами первого элемента ИЛИ, выход которого соединен с входом триггера, второй выход блока компараторов соединен с вторым входом первого элемента HET третий и четвертый выходы блока компараторов соединены соответственно с первым и вторым входами второго элемента НЕТ, третий вход первого элемента ИЛИ подключен к выходу второго элемента ИЛИ.

2. Устройство по п. l, о т л и— ч а ю щ е е с я тем, что дешифратор содержит элемент НЕТ и первый н вто5 рой элементы задержки выходы котоФ рых соединены с первым и вторым входами элемента НЕТ, третий вход которого объединен с входами первого и второго элементов задержки и является входом дешнфратора, выход элемента НЕТ является выходом дешифратора.