Фазовый компаратор

 

Изобретение относится к импульсной технике и может быть использовано в устройствах автоподстройки частоты , синтезаторах частот и в ряде других устройств, где необходимо применение фазовых компараторов. Целью изобретения является повышение быстродействия фазового компаратора itpia одновременном обеспечении возможности изменения передаточной характеристики фазового компаратора в широких пределах. Для достижения этой цели в устройство дополнительно введены триггер 2 и второй интегра- .тор 4. Кроме того, устройство содержит блок 1 синхронизации, первый интегратор 3, ключи 5 Н в, запоминаю щие элементы 7 и 8, дифференциальный усилитель 9, входнь1е шины 10 и 11, выходную шину 12 и шину 13 напряжения смещения. Повышение быстродействия предложенного фазового компаратора по сравнению с прототипом достиг а- SS ется благодаря тому, что разность фаз измеряется в каждом периоде, что дает возможность регистрировать быстрое изменение разности фаз. 5 ил. (Л

СОЮЗ СО8ЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (И) 4 Н 03 Р 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4137840/24-21 (22) 27.05.86 (46) 07.10.88. Бюл. У 37 (71) Гродненский государственный университет (72) В.Б.Савицкий и Е.А.Стахов (53) 621.374(088.8) (56) Авторское свидетельство СССР

У 657581, кл. Н 03 D 3/18, 1976.

Авторское свидетельство СССР

11 11,46787, кл. Н 03 D 3/18, 1983. (54) ФАЗОВЫЙ КОИПАРАТОР (57) Изобретение относится к импульсной технике и может быть использовано в устройствах автоподстройки частоты, синтезаторах частот и в ряде других устройств, где необходимо применение фазовых компараторов.

Целью изобретения является повьппеÄÄSUÄÄ 1429288 А 1 ние быстродействия фазового компаратора при одновременном обеспечении возможности изменения передаточной характеристики фазового компаратора в широких пределах. Дпя достижения этой цели в устройство дополнительно введены триггер 2 и второй интегра.тор 4. Кроме того, устройство содержит блок 1 синхронизации, первый интегратор 3, ключи 5 и 6, запоминающие элементы 7 и 8, дифференциальный усилитель 9, входные шины 10 и ll, выходную шину 12 и шину 13 напряжения смещения. Повышение быстродействия предложенного фазового компаратора по сравнению с прототипом достига- Ж ется благодаря тому, что разность фаз.измеряется в каждом периоде, что M Ф дает воэможность регистрировать быст- С" рое изменение разности фаз. 5 ил.

1429288

Изобретение относится к импульсной технике и может быть использовано в устройствах автоподстройки частоты, синтезаторах частот и ряде других устройств, где необходимо применение фазовых компараторов.

Целью изобретения является повышение быстродействия фазового компаратора при одновременном обеспечении воэможности изменения передаточной характеристики фазового компаратора в широких пределах.

На фиг.1 приведена структурная схема устройства; на фиг.2 — временные диаграммы работы устройства; на фиг.3-5 — передаточные характеристики для различных комбинаций параметров устройства.

Фазовый компаратор содержит блок 1 20 синхронизации, триггер 2, первый 3 и второй 4 интеграторы, первый 5 и второй б ключи, первый 7 и второй 8 запоминающие элементы, дифференциальный усилитель 9, первую 10 и вторую

11 входные шины, выходную шину 12 и шину 13 напряжения смещения.

Вход блока 1 соединен с первой входной шиной 10, первый и второй выходы — с управляющими входами перво- 30

ro 5 и второго 6 ключей. Вторая входная шина 11 соединена с первым входом триггера 2, второй вход которого соединен с третьим выходом блока 1, а первый и второй выходы через после- 35 довательно соединенные первые интегратор, ключ и запоминающий элемент и

1 вторые интегратор, ключ и запоминаюй элемент соединены соответственно с первым и вторЪ|м входами дифферен- А0 циального усилителя, выход которого соединен с вьмодной шиной 12.

Блок 1 может быть выполнен в виде счетчика на N последовательно соединенного с дешифратором на N выходов.

В этом случае опорная частота, подаваемая на первую входную шину 10, должна быть в N раз больше частоты сигнала на второй входной шине ll, На третьем выходе блока 1 вырабатывается короткий импульс в начале периода опорной частоты, поделенной на

N, а на первом и втором выходах — импульсы с заданным фаэовым сдвигом относительно начала периода. Триггер

2 является, например, RS-триггером.

Запоминающие элементы 7 и 8 могут быть выполнены в виде конденсаторов, первые обкладки которых являются входом и вьмодом запоминающего элемента, а вторые обкладки соединены с шиной

13, на которую подано постоянное напряжение, величина которого несущественна.

Устройство работает следующим образом.

Входной сигнал из второй входной шины 11 представляет собой короткие импульсы (фиг.2а). На первую входную шину 10 поступает опорная частота (фиг,2б). Начало периода Т опорного сигнала отмечается импульсом на третьем выходе блока 1 (фиг.2в), на первом и втором вьгходах которого появТ ЗТ

4 4 ляются импульсы со сдвигом — — и —— (фиг,2г,д) ° Триггер 2 вырабатывает на своих выходах положительный и отрицательный импульсы, длительность которых равна интервалу между импульсами на входах триггера 2 (фиг.2е,ж).

При этом на выходах интеграторов 3 и

4 формируются напряжения, показанные на фиг.2з,и. В моменты времени, определяемые импульсами на первом и втором выходах блока 1, в запоминающих элементах 7 и 8 запоминаются текущие

1 значения напряжения с выходов интеграторов 3 и 4. Уровни этих напряжений показаны на фиг.2к,л. Дифференциальный усилитель 9 вычитает эти напряжения и формирует выходные напряжения (фиг.2м) °

Диаграммы работы компаратора (фиг ° 2) получены при постоянной времени интеграторов 3 и 4 = 2Т. В этом случае передаточная характеристика устройства имеет вид, показанный на фиг.3. Изменяя фазовый сдвиг импульсов на выходах блока 1 и постоянную времени интеграторов 3 и 4, можно изменять вид передаточной характеристики. На фиг.4 показана передаточная характеристика для случая ь = 0 со значениями задержки

T ЗТ вЂ” и — —.. На фиг.5 показана передаточ4 4 ная характеристика для случая ь = 0

Т T и задержек — -д и — + d где d2 2 малый интервал времени.

Повышение быстродействия фазового компаратора достигается благодаря тому, что разность фаз измеряется в каждом периоде, что дает возможность

1 429288

Уиг,2 регистрировать быстрое изменение разности фаз.

Формула изобретения

Фазовый компаратор, содержащий блок синхронизации, вход которого соединен с первой входной шиной, а первый и второй выходы соединены .с управляющими входами первого и второго ключей, выходы которых соединены через первый и второй запоминающие элементы соответственно с первым и вторым входами дифференциального усилителя, выход которого соединен с выходной шиной, а также первый интегратор, выход которого соединен с входом первого ключа, о т л и ч а ю щ и й— с я тем, что, с целью повышения быстродействия при одновременном обеспечении возможности изменения передаточной характеристики в широких пределах, в него введены триггер и второй интегратор, причем первый вход триггера соединен с второй входной шиной, второй вход - с третьим выходом блока синхронизации, первый и второй выходы — с входами соответственно первого и второго интеграторов, а выход второго интегратора соединен с входом второго ключа.

1429288

1429288

V2.

Составитель А.Смирнов

Редактор Н.Лазаренко Техред М.Дидык Корректор О. Кравцова

Заказ 5142/54 Тирюк 929 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4