Устройство для умножения

 

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислительных машинах различного назначения , в частности - цифровых интегрирующих машинах. Целью изобретения является расширение функциональных возможностей за счет выполнения операции умножения на коэффициент вида а/Ь (где а и b могут быть представлены в прямом или дополнительном кодах). Устройство содержит регистры 1, 2, входы которых являются входами 8, 9 числителя множителя и множимого соответственно, накапливающий сумматор 5 и схему сравнения 7, входы первого числа которой соединены с выходами регистра 2. Выходы регистра 1 соединены с 1входами накапливающего сумматора 5, выходы которого являются выходами 13 устройства. Вход Пуск 11 устройства соединен с синхровходом регистра 1 и сбросовым входом накапливающего сумматора 5. Выход схемы сравнения 7 соединен с входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4, выход которого соединен с управляющими входами накапливающих, сумматоров 5, 6. Выходы накапливающего сумматора 6 соединены с входами второго числа схемы сравнения 7, информационные входы подключены к выходам регистра 3. Входы регистра 3 соединены с входами 10 знаменателя множителя, а синхровход соеди Q (Л к сд О) сд 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ц 4 С 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOIVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4159089/24-24 (22) 05.12.86 (46) 23.09.88. Бюл. К 35 (71) Научно-исследовательский физико-технический институт при Горьковском государственном университете им. Н.И.Лобачевского (72) Н.Н.Макаров (53) 681.325 (088.8) (56) Авторское свидетельство СССР

У 794635, кл. С 06 F 7/52, 1 979.

Авторское свидетельство СССР

1« 1309020, кл. G 06 F 7/52, 1985. (54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ (57) Изобретение относится к вычислительной технике и предназначено

:для использования в цифровых вычислительных машинах различного назначения, в частности — цифровых интегрирующих машинах. Целью изобретения является расширение функциональных возможностей эа счет выполнения операции умножения на коэффициент вида а/Ъ (где а и b могут быть представ"

„„SU„„1425658 А1 лены в прямом или дополнительном кодах). Устройство содержит регистры

1, 2, входы которых являются входами

8, 9 числителя множителя и множимого соответственно, накапливающий сумматор 5 и схему сравнения 7, входы первого числа которой соединены с выходами регистра 2. Выходы регистра 1 соединены с входами накапливающего сумматора 5, выходы которого являются выходами 13 устройства.

Вход "Пуск" 11 устройства соединен с синхровходом регистра 1 и сбросовым входом накапливающего сумматора 5. Выход схемы сравнения 7 соединен с входом элемента ИСКЛОЧАЮЩЕЕ

ИЛИ 4, выход которого соединен с управляющими входами накапливающих. сумматоров 5, 6. Выходы накапливающего сумматора 6 соединены с входами второго числа схемы сравнения

7, информационные входы подключены к выходам регистра 3. Входы регистра 3 соединены с входами 10 знаменателя множителя, а синхровход соеди1425658

Схема 7 сравнения (фиг.3) соцержит группу элементов НЕ 17 и сумматор 18. Благодаря преобразованию

35 кода В,..., Вщ в обратныи и подаче сигнала логической единицы, например напряжения питания, на вход R переноса сумматора 18 последний выполняет операцию вычитания (А-В).

Если старший m-й разряд разности (А-В) единичный, то А< В. Разряд45 m старших разрядов с накапливающего сумматора 6. нен с входом 11, синхровходом регистра 1 и сбросовым входом накапливающего сумматора 6. Тактовйй 12 соединен с сннхровходамн регистра 2

Изобретение относится к вычислительной технике и предназначено для использования в цифровых вычислитель-! ных машинах различного назначения, в частности в цифровых интегрирующих машинах.

Цель изобретения — расширение функциональных возможностей за счет вы-! полнения операции умножения на коэфа фициент вида (где а и Ь могут быть представлейы в прямом или дополнительном кодах) °

На фиг. 1 представлена функциональная схема устройства для умножения; на фиг. 2 и 3 представлены варианты выполнения накапливающего сумматора и схемы сравнения соответствен но.

Функциональная схема устройства для умножения содержит регистры 1-3, элемент ИСКЛОЧАЮЩЕЕ ИЛИ 4, накапливающие сумматоры 5 и 6 и схему 7 сравнения. Входы 8 числителя множителя, входы 9 множимого и входы IO

1 знаменателя множителя соединены с входами регистров 1-3 соответственно, выходы регистра 1 соединены с входами сумматора 5, выходы регистра 2 с входами первого числа схемы 7 сравнения, выходы регистра 3 — с входами сумматора 6. Вход 11 "Пуск" соединен с синхровходами регистров 1 и 3 и сбросовыми входами сумматоров 5 и 6.

Тактовый вход 12 соединен с синхровходами регистра 2 и сумматоров 5 и 6.

Выходы сумматора 5 соединены с .выходами 13 устройства, а выходы сумматора 6 — с входами второго числа схемы 7 сравнения, выход которой соединен с первым входом элемента ИСКЛОЧАЮЩЕЕ ИЛИ 4, второй вход которого соединен с выходом старшего разряда регистра 3, а выход — с входами управления сложением или вычитанием сумматоров 5 и 6.

t0

20 и накапливающих сумматоров 5, 6. Другой вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ

4 соединен с выходом старшего разря— да регистра 3. 3 ил.

Накапливающие сумматоры 5 и 6 (фиг.2) содержат группу элементов

ИСКЛЮЧАЮЩЕЕ КЛИ 14, комбинационный сумматор 15 и регистр 16. Разрядность сумматора 15 и регистра 16 равна N для накапливающего сумматора

5 и К для накапливающего сумматора 6.

Разрядность входного кода сумматоров равна.п для сумматора 5 и k для сумматора 6, где n — - разрядность числителя множителя, а k — разрядность знаменателя множителя. N выбирается равным n+m+r, где m — разрядность множимого, а К = ш+г, где r = 0,1,... дополнительное число разрядов сумматора 6. Входной п-разрядный код поступает на первые входы сумматора

15 через элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

14, которые преобразуют его в обратный код если на входе Ч присутствует единичный сигнал. На выходе сумматора 15 формируется либо сумма, либо разность кода .с регистра 16 и входного кода, которая тактовым сигналом на входе С записывается в регистр 16. Так как И больше, чем п, на старшие N-n разрядов сумматора 15 поступает старший знаковый разряд кода с выхода элементов ИСКЛОЧАЮЩЕЕ

HJIH 14. При подаче на вход R импульсного сигнала регистр 16 зануляется ность сумматора 18 равна ш, при этом если k > m то на вход второго числа схемы 7 сравнения подаются только .

1425658

Устройство работает следующим образом.

На входы 8-10 подаются коды числителя а множителя, множимого А и знаменателя Ь множителя, а на вход 12— тактовые импульсы с периодом . После включения устройства на вход 11 подается сигнал "Пуск", который зануляет сумматоры 5 и 6, а в регистры 1 и 3 записывает коды а и Ь. Код

А записывается в регистр 2 передним фронтом тактового импульса. Пусть код А множимого положительный, тогда на выходе схемы 7 сравнения имеется нулевой сигнал, так как А ) В. Если код Ь знаменателя множителя также положительный, на выходе элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ 4, устанавливается нулевой сигнал и к содержимому В сумматора 6 прибавляется код b до тех пор, пока код в накапливающем сумматоре 6 не сравняется с кодом

А. Число суммирования кода Ь с содержимым сумматора 6 равно величине

А

2, а в накапливающем сумматоре 5 такое же число раз просуммируется код а. Таким образому.к моменту сравнения кодов В и А в сумматоре 5 имеется код, равный 2 А при этом код в сумматоре 5 имеет знак кода а. В дальнейшем, если код

А не изменяется или изменяется ц1авно, устройство переходит в следующий режим работы, при этом в накапливающем сумматоре 6 поддерживается код, близкий по величине к коду А, а в сумматоре 5 поддерживается код, равI а t ный 2, А — — . Коэффициент 2 может

Ь быть учтен при съеме информации с сумматора 5 отделением младших разрядов выходного кода в дробную часть результата. Если код Ь отрицатель ный, то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 4 устанавливается единичный сигнал, а код результата имеет обратный знак по отношению к знаку кода а„ так как код а суммируется в сумматоре 5 с обратным знаком.

При отрицательном коде А на выходе схемы 7 сравнения после включения устанавливается единичный сигнал, так как выполняется А.< В. Если код

Ь пололслтельный, то сумматоры 5 и 6 вычитывают коды а и b соответственно, при этом знак результата обратный по отношению к знаку кода а, а если код Ь отрицательный, знак результата совпадает со знаком кода а. .5 Таким образом, устройство для умножения обеспечивает выполнение опе" рации умножения на коэффициент вида а где а и Ь могут быть предста10 влены как прямыми, так и дополнительными кодами. Если Ь = 1, то устройство обеспечивает выполнение операции умножения А на целое число а, 15 если а = 1, то устройство выполняет операцию деления А на целое число

b. Погрешность 6 при умножении определяется а=а ° 2 (1)

Максимальная скорость Ауаес изменения множимого, при которой поддерживается устойчивый следящий режим, определяется

Амц„с = Ь ° 2 / . (2)

25 Таким образом, увеличение числа

r дополнительных разрядов сумматора

6 приводит к повышению точности вычи -. слений, но накладывает ограничения на скорость изменения множимого.

3р Время вычисления нового значения произведения равно Т при выполнении (2), где — период тактового сигнала, Ф о р м ул а и з о б р е т е н и я

Устройство для умножения, содержащее первый и второй регистры, входы которых являются входами множимого и числителя множителя устройства соответственно, первый накапливающий сумматор и схему сравнения, входы первого числа которой соединены с выходами первого регистра, а выходы второго регистра соединены с вхсдами первого накапливающего суммато45 ра, выходы которого являются выходами устройства, тактовый вход которого соединен с синхровходом первого регистра, а вход Пуск" — с синхровходом второго регистра и сбросовым входом первого накапливающего сумматора, отличающееся тем, что, с целью расширения функциональных возможностей за счет выполнения опе" рации умножения на коэффициент вида

55 а в устройство введены третий peb гистр, входы которого являются входами знаменателя мнохмтеля устрой1425658

Фиг.2

Составитель А.Клюев

Техред N.Õoäàíè÷ Корректор Э.Лончакова

Редактор Г.Гербер

Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1l3035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 4770/46

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4 ства, второй накапливающий сумматор и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, соединенный выходом с входами управления первого и втброго накапливающих сумБ маторов, синхровходы которых соединены с тактовым входом устройства, :а выходы второго накапливающего сум ,матора соединены с входами второго числа схемы сравнения, выход "Мень- ц), ше" который соединен с первым входом злемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выходом старшего разряда третьего регистра и входом старшего разряда второго накапливающего сумматора, входы младших разрядов которого соединены с выходами младших разрядов третьего регистра, синхровход которого соединен со сбросовыми входами второго и первого накапливающих сумматоров.